該文檔為基于FPGA設(shè)計(jì)的綜合技術(shù)分析總結(jié)文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
資源簡(jiǎn)介：該文檔為基于fpga設(shè)計(jì)的綜合技術(shù)分析總結(jié)文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
上傳時(shí)間： 2022-03-18
上傳用戶：
資源簡(jiǎn)介：畢設(shè)基于fpga設(shè)計(jì)的出租車計(jì)費(fèi)系統(tǒng).基于fpga設(shè)計(jì)的出租車計(jì)費(fèi)系統(tǒng)
上傳時(shí)間： 2013-07-10
上傳用戶：lx9076
資源簡(jiǎn)介：基于fpga設(shè)計(jì)的數(shù)字頻率計(jì)，用VHDL寫的代碼。。。。有6各模塊
上傳時(shí)間： 2014-11-18
上傳用戶：myworkpost
資源簡(jiǎn)介：針對(duì)fpga設(shè)計(jì)的信號(hào)完整性分析，以及設(shè)計(jì)指導(dǎo),網(wǎng)頁(yè)視頻和音頻，識(shí)貨的下
上傳時(shí)間： 2014-01-05
上傳用戶：h886166
資源簡(jiǎn)介：基于fpga設(shè)計(jì)的字符VGA? LCD顯示實(shí)驗(yàn)Verilog邏輯源碼Quartus工程文件+文檔說明,通過字符轉(zhuǎn)換工具將字符轉(zhuǎn)換為 8 進(jìn)制 mif 文件存放到單端口的 ROM IP 核中，再?gòu)腞OM 中把轉(zhuǎn)換后的數(shù)據(jù)讀取出來顯示到 VGA 上，fpga型號(hào)Cyclone4E系列中的EP4CE6F17C8，Quartus...
上傳時(shí)間： 2021-12-18
上傳用戶：
資源簡(jiǎn)介：基于fpga設(shè)計(jì)的sdram讀寫測(cè)試實(shí)驗(yàn)Verilog邏輯源碼Quartus工程文件+文檔說明，DRAM選用海力士公司的 HY57V2562 型號(hào),容量為的 256Mbit,采用了 54 引腳的TSOP 封裝, 數(shù)據(jù)寬度都為 16 位, 工作電壓為 3.3V,并丏采用同步接口方式所有的信號(hào)都是時(shí)鐘信號(hào)。fpga型號(hào)...
上傳時(shí)間： 2021-12-18
上傳用戶：
資源簡(jiǎn)介：基于fpga設(shè)計(jì)的vga顯示測(cè)試實(shí)驗(yàn)Verilog邏輯源碼Quartus工程文件+文檔說明，fpga型號(hào)Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。module top( input? ? ? ? ? ? ? ? ? ? ? ?clk, input? ? ? ? ? ? ? ? ? ? ? ?rst_n, //vga outpu...
上傳時(shí)間： 2021-12-19
上傳用戶：kingwide
資源簡(jiǎn)介：基于fpga設(shè)計(jì)的相關(guān)論文資料大全 84篇用fpga實(shí)現(xiàn)FFT的研究 劉朝暉 韓月秋 摘 要 目的 針對(duì)高速數(shù)字信號(hào)處理的要求，給出了用現(xiàn)場(chǎng)可編程門陣列(fpga)實(shí)現(xiàn)的 快速傅里葉變換(FFT)方案.方法 算法為按時(shí)間抽取的基4算法，采用遞歸結(jié)構(gòu)的塊浮點(diǎn)運(yùn) 算方...
上傳時(shí)間： 2022-03-23
上傳用戶：
資源簡(jiǎn)介：基于fpga器件的DDS設(shè)計(jì)實(shí)現(xiàn)中的一個(gè)核心部分就是波形存儲(chǔ)表的設(shè)計(jì)。首先采用LPM_ROM和 VHDL選擇語(yǔ)句這兩種方法進(jìn)行波形存儲(chǔ)表的設(shè)計(jì)和比較分析 然后考慮到硬件資源的有限性及DDS的精度要 求,對(duì)這兩種方法的程序進(jìn)行了優(yōu)化 最后對(duì)這兩種方法設(shè)計(jì)的程序進(jìn)行仿...
上傳時(shí)間： 2017-09-16
上傳用戶：sardinescn
資源簡(jiǎn)介：隨著ASIC設(shè)計(jì)規(guī)模的增長(zhǎng)，功能驗(yàn)證已成為整個(gè)開發(fā)周期的瓶頸。傳統(tǒng)的基于軟件模擬和硬件仿真的邏輯驗(yàn)證方法已難以滿足應(yīng)用的要求，基于fpga組的原型驗(yàn)證方法能有效縮短系統(tǒng)的開發(fā)周期，可提供更快更全面的驗(yàn)證。由于fpga芯片容量的增加跟不上ASIC設(shè)計(jì)規(guī)模的增...
上傳時(shí)間： 2013-06-12
上傳用戶：極客
資源簡(jiǎn)介：用VHDL語(yǔ)言設(shè)計(jì)基于fpga器件的高采樣率FIR濾波器,基于VHDL與CPLD器件的FIR數(shù)字濾波器的設(shè)計(jì)
上傳時(shí)間： 2013-08-07
上傳用戶：ukuk
資源簡(jiǎn)介：一種基于fpga 實(shí)現(xiàn)的全并行結(jié)構(gòu)FFT 設(shè)計(jì)方法，采用全并行加流水結(jié)構(gòu), 可在一個(gè)時(shí)鐘節(jié)拍內(nèi)完成32 點(diǎn)FFT 運(yùn)算的功能, 設(shè)計(jì)最高運(yùn)算速度可達(dá)11ns
上傳時(shí)間： 2013-08-16
上傳用戶：467368609
資源簡(jiǎn)介：一種基于fpga-VLSI的設(shè)計(jì)方案及實(shí)現(xiàn)
上傳時(shí)間： 2013-08-26
上傳用戶：zhyiroy
資源簡(jiǎn)介：描述了基于fpga的FIR濾波器設(shè)計(jì)。根據(jù)FIR的原理及嚴(yán)格線性相位濾波器具有偶對(duì)稱的性質(zhì)給出了FIR濾波器的4種結(jié)構(gòu)，即直接乘加結(jié)構(gòu)、乘法器復(fù)用結(jié)構(gòu)、乘累加結(jié)構(gòu)、DA算法。在本文中給出上述幾種算法的結(jié)構(gòu)框圖，并通過fpga編程實(shí)現(xiàn)上述幾種算法，并給出所用的資...
上傳時(shí)間： 2013-12-09
上傳用戶：lvzhr
資源簡(jiǎn)介：1引言電荷耦合器CCD具有尺寸小、精度高、功耗低、壽命長(zhǎng)、測(cè)量精度高等優(yōu)點(diǎn)，在圖像傳感和非接觸測(cè)量領(lǐng)域得到了廣泛應(yīng)用。由于CCD芯片的轉(zhuǎn)換效率、信噪比等光電特性只有在合適的時(shí)序驅(qū)動(dòng)下才能達(dá)到器件工藝設(shè)計(jì)所要求的最佳值，以及穩(wěn)定的輸出信號(hào)，因此驅(qū)動(dòng)...
上傳時(shí)間： 2022-06-23
上傳用戶：
資源簡(jiǎn)介：基于fpga芯片的功能仿真平臺(tái)構(gòu)建及靜態(tài)時(shí)序分析
上傳時(shí)間： 2013-06-28
上傳用戶：qilin
資源簡(jiǎn)介：MPEG-4是目前非常流行的視頻壓縮標(biāo)準(zhǔn),基于MPEG-4的視頻處理系統(tǒng)有兩種體系結(jié)構(gòu):可編程結(jié)構(gòu)和專用結(jié)構(gòu).可編程結(jié)構(gòu)靈活,適用范圍廣,易于升級(jí),但電路復(fù)雜,電路功耗大.專用視頻編解碼器結(jié)構(gòu)硬件開銷小,處理速度高.該文主要研究專用的MPEG-4視頻編解碼芯片設(shè)計(jì)方法...
上傳時(shí)間： 2013-06-15
上傳用戶：it男一枚
資源簡(jiǎn)介：基于fpga設(shè)計(jì)數(shù)字鎖相環(huán)，提出了一種由微分超前/滯后型檢相器構(gòu)成數(shù)字鎖相環(huán)的Verilog-HDL建模方案
上傳時(shí)間： 2013-08-19
上傳用戶：Huge_Brother
資源簡(jiǎn)介：一種基于fpga實(shí)現(xiàn)的FFT結(jié)構(gòu)\\r\\n調(diào)從基本元器件開始的計(jì)算機(jī)硬件系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn),大多設(shè)置在自動(dòng)控制系,形成了與應(yīng)用系統(tǒng)結(jié)合的計(jì)算機(jī)教育。 1966年多處理器平臺(tái)fpga 學(xué)習(xí)目標(biāo) (1) 理解為什么嵌入式系統(tǒng)使用多處理器 (2) 指出處理器中CPU和硬件邏輯的折衷
上傳時(shí)間： 2013-08-20
上傳用戶：linlin
資源簡(jiǎn)介：描述了基于fpga的FIR濾波器設(shè)計(jì)。根據(jù)FIR的原理及嚴(yán)格線性相位濾波器具有偶對(duì)稱的性質(zhì)給出了FIR濾波器的4種結(jié)構(gòu)，即直接乘加結(jié)構(gòu)、乘法器復(fù)用結(jié)構(gòu)、乘累加結(jié)構(gòu)、DA算法。在本文中給出上述幾種算法的結(jié)構(gòu)框圖，并通過fpga編程實(shí)現(xiàn)上述幾種算法，并給出所用的資...
上傳時(shí)間： 2013-10-30
上傳用戶：1101055045
資源簡(jiǎn)介：這是基于博創(chuàng)公司ARM3000平臺(tái)設(shè)計(jì)的綜合實(shí)驗(yàn)源代碼－電子菜單，已經(jīng)調(diào)試通過
上傳時(shí)間： 2013-12-14
上傳用戶：lhc9102
資源簡(jiǎn)介：這也是基于博創(chuàng)公司ARM3000平臺(tái)設(shè)計(jì)的綜合實(shí)驗(yàn)源代碼－計(jì)算器，也已經(jīng)調(diào)試運(yùn)行通過。
上傳時(shí)間： 2015-05-04
上傳用戶：wweqas
資源簡(jiǎn)介：這也是基于博創(chuàng)公司ARM3000平臺(tái)設(shè)計(jì)的綜合實(shí)驗(yàn)源代碼－世界時(shí)鐘，也已經(jīng)調(diào)試運(yùn)行通過。
上傳時(shí)間： 2015-05-04
上傳用戶：Breathe0125
資源簡(jiǎn)介：基于fpga系統(tǒng)的數(shù)字電壓表設(shè)計(jì)大范圍，超精確的詳細(xì)報(bào)告，共有40多頁(yè)
上傳時(shí)間： 2014-11-29
上傳用戶：aappkkee
資源簡(jiǎn)介：基于Matlab/DspBuilder設(shè)計(jì)的入門技術(shù)，簡(jiǎn)單明了
上傳時(shí)間： 2015-10-01
上傳用戶：秦莞爾w
資源簡(jiǎn)介：一種基于fpga-VLSI的設(shè)計(jì)方案及實(shí)現(xiàn)
上傳時(shí)間： 2013-12-12
上傳用戶：erkuizhang
資源簡(jiǎn)介：介紹了一種基于新型fpga的高速數(shù)字下變頻的實(shí)現(xiàn)方法 它充分利用數(shù)字下變頻的優(yōu)化算法以及fpga領(lǐng)域的新技術(shù)去除由于數(shù)據(jù)速率過高而造成的各種瓶頸,極大地減少了計(jì)算量 和fpga片內(nèi)資源的消耗.
上傳時(shí)間： 2016-01-27
上傳用戶：z754970244
資源簡(jiǎn)介：建立一個(gè)基于RMI設(shè)計(jì)的遠(yuǎn)程調(diào)用程序, 可以用于學(xué)習(xí)RMI技術(shù)
上傳時(shí)間： 2013-12-19
上傳用戶：aa17807091
資源簡(jiǎn)介：一種基于fpga實(shí)現(xiàn)的FFT結(jié)構(gòu) 調(diào)從基本元器件開始的計(jì)算機(jī)硬件系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn),大多設(shè)置在自動(dòng)控制系,形成了與應(yīng)用系統(tǒng)結(jié)合的計(jì)算機(jī)教育。 1966年多處理器平臺(tái)fpga 學(xué)習(xí)目標(biāo) (1) 理解為什么嵌入式系統(tǒng)使用多處理器 (2) 指出處理器中CPU和硬件邏輯的折衷
上傳時(shí)間： 2013-12-25
上傳用戶：hoperingcong
資源簡(jiǎn)介：基于fpga+DDS的MSK數(shù)字調(diào)制源設(shè)計(jì) C語(yǔ)言控制DDS
上傳時(shí)間： 2014-11-23
上傳用戶：change0329
