基于FPGA設(shè)計(jì)的相關(guān)論文資料大全 84篇
用FPGA實(shí)現(xiàn)FFT的研究 劉朝暉 韓月秋 摘 要 目的 針對高速數(shù)字信號處理的要求，給出了用現(xiàn)場可編程門陣列(FPGA)實(shí)現(xiàn)的 快速傅里葉變換(FFT)方案.方法 算法為按時間抽取的基4算法，采用遞歸結(jié)構(gòu)的塊浮點(diǎn)運(yùn) 算方案，蝶算過程只擴(kuò)展兩個符號位以適應(yīng)雷達(dá)信號處理的特點(diǎn)，乘法器由陣列乘法器實(shí) 現(xiàn).結(jié)果 采用流水方式保證系統(tǒng)的速度，使取數(shù)據(jù)、計(jì)算旋轉(zhuǎn)因子、復(fù)乘、DFT等操作協(xié) 調(diào)一致，在計(jì)算、通信和存儲間取得平衡，避免了瓶頸的出現(xiàn).結(jié)論 實(shí)驗(yàn)表明，用FPGA 實(shí)現(xiàn)高速數(shù)字信號處理的算法是一個可行的方案. 關(guān)鍵詞 離散傅里葉變換； 快速傅里葉變換； 塊浮點(diǎn)運(yùn)算； 可編程門陣列 分類號 TP39； TN957.511 Implementation of FFT with FPGA Technology Liu Zhaohui Han Yueqiu (Department of Electronics Engineering, Beijing Institute of Technology, Beijing 100081) Abstract Aim To propose a scheme for implementing FFT with FPGA in accor-dance with the requirement for high speed digital signal processing. Methods The structure of FPGA and requirement of system were considered in the experiment, radix-4 algorithm of DIT and recursive structure were adopted. The group float point arithmetic operation was used in the butterfly and the array multiplier was used to realize multiplication. Results The pipeline pattern was used to ensure the system speed, it made fetching data, calculating twiddle factor, complex multiplication and D
資源簡介：基于fpga設(shè)計(jì)的相關(guān)論文資料大全 84篇用fpga實(shí)現(xiàn)FFT的研究 劉朝暉 韓月秋 摘 要 目的 針對高速數(shù)字信號處理的要求，給出了用現(xiàn)場可編程門陣列(fpga)實(shí)現(xiàn)的 快速傅里葉變換(FFT)方案.方法 算法為按時間抽取的基4算法，采用遞歸結(jié)構(gòu)的塊浮點(diǎn)運(yùn) 算方...
上傳時間： 2022-03-23
上傳用戶：
資源簡介：關(guān)于fpga功耗的相關(guān)論文，想深入fpga的朋友可以看看！
上傳時間： 2013-08-30
上傳用戶：acwme
資源簡介：該文檔為基于fpga設(shè)計(jì)的綜合技術(shù)分析總結(jié)文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
上傳時間： 2022-03-18
上傳用戶：
資源簡介：畢設(shè)基于fpga設(shè)計(jì)的出租車計(jì)費(fèi)系統(tǒng).基于fpga設(shè)計(jì)的出租車計(jì)費(fèi)系統(tǒng)
上傳時間： 2013-07-10
上傳用戶：lx9076
資源簡介：關(guān)于fpga功耗的相關(guān)論文，想深入fpga的朋友可以看看！
上傳時間： 2014-01-09
上傳用戶：woshini123456
資源簡介：labview設(shè)計(jì)以及相關(guān)論文資料，數(shù)據(jù)采集及數(shù)據(jù)采集資料
上傳時間： 2015-10-23
上傳用戶：manking0408
資源簡介：基于fpga設(shè)計(jì)的數(shù)字頻率計(jì)，用VHDL寫的代碼。。。。有6各模塊
上傳時間： 2014-11-18
上傳用戶：myworkpost
資源簡介：維特比譯碼器的asic設(shè)計(jì)的相關(guān)論文
上傳時間： 2014-01-09
上傳用戶：wys0120
資源簡介：基于fpga設(shè)計(jì)的字符VGA? LCD顯示實(shí)驗(yàn)Verilog邏輯源碼Quartus工程文件+文檔說明,通過字符轉(zhuǎn)換工具將字符轉(zhuǎn)換為 8 進(jìn)制 mif 文件存放到單端口的 ROM IP 核中，再從ROM 中把轉(zhuǎn)換后的數(shù)據(jù)讀取出來顯示到 VGA 上，fpga型號Cyclone4E系列中的EP4CE6F17C8，Quartus...
上傳時間： 2021-12-18
上傳用戶：
資源簡介：基于fpga設(shè)計(jì)的sdram讀寫測試實(shí)驗(yàn)Verilog邏輯源碼Quartus工程文件+文檔說明，DRAM選用海力士公司的 HY57V2562 型號,容量為的 256Mbit,采用了 54 引腳的TSOP 封裝, 數(shù)據(jù)寬度都為 16 位, 工作電壓為 3.3V,并丏采用同步接口方式所有的信號都是時鐘信號。fpga型號...
上傳時間： 2021-12-18
上傳用戶：
資源簡介：基于fpga設(shè)計(jì)的vga顯示測試實(shí)驗(yàn)Verilog邏輯源碼Quartus工程文件+文檔說明，fpga型號Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。module top( input? ? ? ? ? ? ? ? ? ? ? ?clk, input? ? ? ? ? ? ? ? ? ? ? ?rst_n, //vga outpu...
上傳時間： 2021-12-19
上傳用戶：kingwide
資源簡介：該文檔為基于fpga技術(shù)的數(shù)字相關(guān)器的設(shè)計(jì)與實(shí)現(xiàn)簡介文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
上傳時間： 2021-11-29
上傳用戶：
資源簡介：可編程邏輯器件 pld/fpga,vhdl/verilog的相關(guān)學(xué)習(xí)資料，設(shè)計(jì)技巧，抓緊免費(fèi)下載。
上傳時間： 2013-08-06
上傳用戶：李彥東
資源簡介：一個基于CPLD/fpga的半整數(shù)分頻器的設(shè)計(jì)的文檔資料
上傳時間： 2016-07-13
上傳用戶：CHENKAI
資源簡介：基于minigui的軟鍵盤設(shè)計(jì)的相關(guān)資料，包括一些源代碼和網(wǎng)頁以及pdf文檔
上傳時間： 2017-06-27
上傳用戶：hgy9473
資源簡介：本項(xiàng)目完成的是中國地面數(shù)字電視融合方案發(fā)端系統(tǒng)的fpga設(shè)計(jì)與實(shí)現(xiàn)。采用Stratix系列的EP1S80F1020C5fpga為基礎(chǔ)構(gòu)建了主硬件處理平臺。系統(tǒng)中能量擴(kuò)散、LDPC編碼、符號交織、星座映射、同步PN頭插入、3780點(diǎn)IFFTOFDM調(diào)制以及信號成形4倍插值滾降濾波器等都是...
上傳時間： 2013-07-05
上傳用戶：qq521
資源簡介：MPEG-4是目前非常流行的視頻壓縮標(biāo)準(zhǔn),基于MPEG-4的視頻處理系統(tǒng)有兩種體系結(jié)構(gòu):可編程結(jié)構(gòu)和專用結(jié)構(gòu).可編程結(jié)構(gòu)靈活,適用范圍廣,易于升級,但電路復(fù)雜,電路功耗大.專用視頻編解碼器結(jié)構(gòu)硬件開銷小,處理速度高.該文主要研究專用的MPEG-4視頻編解碼芯片設(shè)計(jì)方法...
上傳時間： 2013-06-15
上傳用戶：it男一枚
資源簡介：用VHDL語言設(shè)計(jì)基于fpga器件的高采樣率FIR濾波器,基于VHDL與CPLD器件的FIR數(shù)字濾波器的設(shè)計(jì)
上傳時間： 2013-08-07
上傳用戶：ukuk
資源簡介：一種基于fpga 實(shí)現(xiàn)的全并行結(jié)構(gòu)FFT 設(shè)計(jì)方法，采用全并行加流水結(jié)構(gòu), 可在一個時鐘節(jié)拍內(nèi)完成32 點(diǎn)FFT 運(yùn)算的功能, 設(shè)計(jì)最高運(yùn)算速度可達(dá)11ns
上傳時間： 2013-08-16
上傳用戶：467368609
資源簡介：基于fpga技術(shù)的存儲器設(shè)計(jì)及其應(yīng)用 原理詳細(xì)！！！1
上傳時間： 2013-08-20
上傳用戶：chukeey
資源簡介：一種基于fpga-VLSI的設(shè)計(jì)方案及實(shí)現(xiàn)
上傳時間： 2013-08-26
上傳用戶：zhyiroy
資源簡介：描述了基于fpga的FIR濾波器設(shè)計(jì)。根據(jù)FIR的原理及嚴(yán)格線性相位濾波器具有偶對稱的性質(zhì)給出了FIR濾波器的4種結(jié)構(gòu)，即直接乘加結(jié)構(gòu)、乘法器復(fù)用結(jié)構(gòu)、乘累加結(jié)構(gòu)、DA算法。在本文中給出上述幾種算法的結(jié)構(gòu)框圖，并通過fpga編程實(shí)現(xiàn)上述幾種算法，并給出所用的資...
上傳時間： 2013-12-09
上傳用戶：lvzhr
資源簡介：可編程邏輯器件 pld/fpga,vhdl/verilog的相關(guān)學(xué)習(xí)資料，設(shè)計(jì)技巧
上傳時間： 2014-01-03
上傳用戶：stewart·
資源簡介：該文檔為基于單片機(jī)的智能避障小車設(shè)計(jì)的畢業(yè)論文文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
上傳時間： 2021-12-16
上傳用戶：
資源簡介：該文檔為基于fpga實(shí)現(xiàn)的多路PWM設(shè)計(jì)講解文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
上傳時間： 2022-01-18
上傳用戶：canderile
資源簡介：本項(xiàng)目完成的是基于中國“數(shù)字電視地面廣播傳輸系統(tǒng)幀結(jié)構(gòu)、信道編碼和調(diào)制”國家標(biāo)準(zhǔn)的發(fā)射端系統(tǒng)fpga設(shè)計(jì)與實(shí)現(xiàn)。在本設(shè)計(jì)中，系統(tǒng)采用了Stratix系列的EP1S80F1020C5 fpga為基礎(chǔ)構(gòu)建的主硬件處理平臺。對于發(fā)射端系統(tǒng)，數(shù)據(jù)處理部分的擾碼器(隨機(jī)化)、前向...
上傳時間： 2013-04-24
上傳用戶：zzbbqq99n
資源簡介：fpga設(shè)計(jì)頻率計(jì)全套資料，我希望對大家啊好似有用的
上傳時間： 2013-08-07
上傳用戶：life840315
資源簡介：基于fpga設(shè)計(jì)數(shù)字鎖相環(huán)，提出了一種由微分超前/滯后型檢相器構(gòu)成數(shù)字鎖相環(huán)的Verilog-HDL建模方案
上傳時間： 2013-08-19
上傳用戶：Huge_Brother
資源簡介：一種基于fpga實(shí)現(xiàn)的FFT結(jié)構(gòu)\\r\\n調(diào)從基本元器件開始的計(jì)算機(jī)硬件系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn),大多設(shè)置在自動控制系,形成了與應(yīng)用系統(tǒng)結(jié)合的計(jì)算機(jī)教育。 1966年多處理器平臺fpga 學(xué)習(xí)目標(biāo) (1) 理解為什么嵌入式系統(tǒng)使用多處理器 (2) 指出處理器中CPU和硬件邏輯的折衷
上傳時間： 2013-08-20
上傳用戶：linlin
資源簡介：描述了基于fpga的FIR濾波器設(shè)計(jì)。根據(jù)FIR的原理及嚴(yán)格線性相位濾波器具有偶對稱的性質(zhì)給出了FIR濾波器的4種結(jié)構(gòu)，即直接乘加結(jié)構(gòu)、乘法器復(fù)用結(jié)構(gòu)、乘累加結(jié)構(gòu)、DA算法。在本文中給出上述幾種算法的結(jié)構(gòu)框圖，并通過fpga編程實(shí)現(xiàn)上述幾種算法，并給出所用的資...
上傳時間： 2013-10-30
上傳用戶：1101055045
