說明：一種基于FPGA實現的全數字鎖相環。
資源簡介：一種基于FPGA 實現的全并行結構FFT 設計方法，采用全并行加流水結構, 可在一個時鐘節拍內完成32 點FFT 運算的功能, 設計最高運算速度可達11ns
上傳時間： 2013-08-16
上傳用戶：467368609
資源簡介：一種基于FPGA 實現的全并行結構FFT 設計方法，采用全并行加流水結構, 可在一個時鐘節拍內完成32 點FFT 運算的功能, 設計最高運算速度可達11ns
上傳時間： 2013-12-18
上傳用戶：小鵬
資源簡介：一種基于FPGA實現的FFT結構\\r\\n調從基本元器件開始的計算機硬件系統的設計與實現,大多設置在自動控制系,形成了與應用系統結合的計算機教育。 1966年多處理器平臺FPGA 學習目標 (1) 理解為什么嵌入式系統使用多處理器 (2) 指出處理器中CPU和硬件邏輯的折衷
上傳時間： 2013-08-20
上傳用戶：linlin
資源簡介：介紹了一種采用N 先于M 環路濾波器的全數字鎖相環的設計實現。這種全數字鎖 相環采用了N 先于M 環路濾波器，可以達到濾除噪聲干擾的目的。文中講述了這種全數字鎖相環的結構和工作原理，提出了各單元電路的設計和實現方法，并給出了關鍵部件的VHDI 代碼，最...
上傳時間： 2017-08-18
上傳用戶：love_stanford
資源簡介：一種基于FPGA實現的FFT結構 調從基本元器件開始的計算機硬件系統的設計與實現,大多設置在自動控制系,形成了與應用系統結合的計算機教育。 1966年多處理器平臺FPGA 學習目標 (1) 理解為什么嵌入式系統使用多處理器 (2) 指出處理器中CPU和硬件邏輯的折衷
上傳時間： 2013-12-25
上傳用戶：hoperingcong
資源簡介：基于FPGA的全數字鎖相環設計,內有設計過程和設計思想
上傳時間： 2013-08-13
上傳用戶：fqscfqj
資源簡介：用verilog語言編寫的全數字鎖相環的源代碼,基于FPGA平臺
上傳時間： 2015-06-13
上傳用戶：wanqunsheng
資源簡介：一種改進的全數字鎖相環設計 一種改進的全數字鎖相環設計
上傳時間： 2013-12-24
上傳用戶：stampede
資源簡介：一種可編程的全數字鎖相環的絲線,可以用來做一個小的課程設計
上傳時間： 2014-02-11
上傳用戶：xwd2010
資源簡介：基于FPGA的全數字鎖相環設計,內有設計過程和設計思想
上傳時間： 2017-02-11
上傳用戶：evil
資源簡介：比較好的技術文章《基于VHDL的全數字鎖相環的設計》有關鍵部分的源代碼。
上傳時間： 2013-12-24
上傳用戶：362279997
資源簡介：基于VHDL的全數字鎖相環的設計 有關鍵部分的源代碼 hehe !
上傳時間： 2015-12-18
上傳用戶：hgy9473
資源簡介：一個自己編寫的全數字鎖相環及其測試向量，比較簡單但功能基本達到。
上傳時間： 2013-12-22
上傳用戶：xinzhch
資源簡介：用于時鐘恢復的全數字鎖相環設計，可以去掉時鐘的抖動。
上傳時間： 2016-05-23
上傳用戶：stewart·
資源簡介：采用用verilog語言編寫的全數字鎖相環的源代碼，適合感興趣的學習者學習，可以提高自己的能力，大家可以多交流哈
上傳時間： 2022-05-22
上傳用戶：
資源簡介：很好的全數字鎖相環源程序，大家有需要的可以看看
上傳時間： 2022-07-22
上傳用戶：
資源簡介：FFT算法的一種基于FPGA器件的實現，供FPGA—DSP方向人員參考
上傳時間： 2013-08-15
上傳用戶：sardinescn
資源簡介：一種基于FPGA-VLSI的設計方案及實現
上傳時間： 2013-08-26
上傳用戶：zhyiroy
資源簡介：針對嵌入式系統的底層網絡接口給出了一種由FPGA實現的以太網控制器的設計方法．該控制器能支持10Mbps和100Mbps的傳輸速率以及半雙工和全雙工模式，同時可提供MII接口，可并通過外接以太網物理層（PHY）芯片來實現網絡接入\r\n
上傳時間： 2013-08-18
上傳用戶：青春給了作業95
資源簡介：一種基于FPGA-VLSI的設計方案及實現
上傳時間： 2013-12-12
上傳用戶：erkuizhang
資源簡介：針對嵌入式系統的底層網絡接口給出了一種由FPGA實現的以太網控制器的設計方法．該控制器能支持10Mbps和100Mbps的傳輸速率以及半雙工和全雙工模式，同時可提供MII接口，可并通過外接以太網物理層（PHY）芯片來實現網絡接入
上傳時間： 2013-12-11
上傳用戶：anng
資源簡介：FFT算法的一種基于FPGA器件的實現，供FPGA—DSP方向人員參考
上傳時間： 2016-12-08
上傳用戶：cjf0304
資源簡介：該文檔為基于DSP Builder的帶寬自適應全數字鎖相環的設計與實現總結文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
上傳時間： 2022-05-01
上傳用戶：
資源簡介：一種基于視覺模型的DCT數字水印算法 提出了一種水印系統與人眼視覺模型相結合的離散余弦變換數字水印算法。該算法利用了人眼視覺模型 (Hvs)來選取水印嵌入區域，使其既能夠保證水印信息的魯棒性又能夠滿足其不可見性。利用基于能量關系的算法進 行水印嵌...
上傳時間： 2015-09-24
上傳用戶：rocketrevenge
資源簡介：本文在說明全數字鎖相環的基礎上，提出了一種利用FPGA設計一階全數字鎖相環的方法，并 給出了關鍵部件的RTL可綜合代碼，并結合本設計的一些仿真波形詳細描述了數字鎖相環的工作過程，最后對一些有關的問題進行了討論。
上傳時間： 2014-01-10
上傳用戶：asddsd
資源簡介：隨著現代集成電路技術的發展，鎖相環已經成為集成電路設計中非常重要的一個部分，所以對鎖相環的研究具有積極的現實意義。然而傳統的鎖相環大多是數模混合電路，在工藝上與系統芯片中的數字電路存在兼容問題。因此設計一...
上傳時間： 2013-06-09
上傳用戶：mosliu
資源簡介：技術文章《自采樣比例積分控制全數字鎖相環的性能分析和實現》有一定參考價值
上傳時間： 2015-08-21
上傳用戶：silenthink
資源簡介：智能全數字鎖相環的設計用VHDL語言在CPLD上實現串行通信
上傳時間： 2014-01-08
上傳用戶：weiwolkt
資源簡介：全數字鎖相環ＶＨＤＬ描述并實現功能仿真，另附有圖形說明
上傳時間： 2014-01-13
上傳用戶：shawvi
資源簡介：一篇簡單易懂的關于數字鎖相環概念原理設計的經典文章
上傳時間： 2014-01-04
上傳用戶：hasan2015
