相 關(guān) 資 源

• 一種基于FPGA 實現(xiàn)的全并行結(jié)構(gòu)FFT 設(shè)計方法免費下載

  資源簡介：一種基于FPGA 實現(xiàn)的全并行結(jié)構(gòu)FFT 設(shè)計方法，采用全并行加流水結(jié)構(gòu), 可在一個時鐘節(jié)拍內(nèi)完成32 點FFT 運算的功能, 設(shè)計最高運算速度可達11ns

  標(biāo)簽： FPGA FFT 并行 設(shè)計方法

  上傳時間： 2013-08-16

  上傳用戶：467368609

• 一種基于FPGA 實現(xiàn)的全并行結(jié)構(gòu)FFT 設(shè)計方法免費下載

  資源簡介：一種基于FPGA 實現(xiàn)的全并行結(jié)構(gòu)FFT 設(shè)計方法，采用全并行加流水結(jié)構(gòu), 可在一個時鐘節(jié)拍內(nèi)完成32 點FFT 運算的功能, 設(shè)計最高運算速度可達11ns

  標(biāo)簽： FPGA FFT 并行 設(shè)計方法

  上傳時間： 2013-12-18

  上傳用戶：小鵬

• 一種基于FPGA實現(xiàn)的FFT結(jié)構(gòu)免費下載

  資源簡介：一種基于FPGA實現(xiàn)的FFT結(jié)構(gòu)\\r\\n調(diào)從基本元器件開始的計算機硬件系統(tǒng)的設(shè)計與實現(xiàn),大多設(shè)置在自動控制系,形成了與應(yīng)用系統(tǒng)結(jié)合的計算機教育。 1966年多處理器平臺FPGA 學(xué)習(xí)目標(biāo) (1) 理解為什么嵌入式系統(tǒng)使用多處理器 (2) 指出處理器中CPU和硬件邏輯的折衷

  標(biāo)簽： FPGA FFT

  上傳時間： 2013-08-20

  上傳用戶：linlin

• 一種基于FPGA實現(xiàn)的FFT結(jié)構(gòu) 調(diào)從基本元器件開始的計算機硬件系統(tǒng)的設(shè)計與實現(xiàn),大多設(shè)置在自動控制系,形成了與應(yīng)用系統(tǒng)結(jié)合的計算機教育。 1966年多處理器平臺FPGA 學(xué)習(xí)目標(biāo) (1) 理解為什免費下載

  資源簡介：一種基于FPGA實現(xiàn)的FFT結(jié)構(gòu) 調(diào)從基本元器件開始的計算機硬件系統(tǒng)的設(shè)計與實現(xiàn),大多設(shè)置在自動控制系,形成了與應(yīng)用系統(tǒng)結(jié)合的計算機教育。 1966年多處理器平臺FPGA 學(xué)習(xí)目標(biāo) (1) 理解為什么嵌入式系統(tǒng)使用多處理器 (2) 指出處理器中CPU和硬件邏輯的折衷

  標(biāo)簽： FPGA 1966 FFT 計算機

  上傳時間： 2013-12-25

  上傳用戶：hoperingcong

• FFT算法的一種基于FPGA器件的實現(xiàn)免費下載

  資源簡介：FFT算法的一種基于FPGA器件的實現(xiàn)，供FPGA—DSP方向人員參考

  標(biāo)簽： FPGA FFT 算法 器件

  上傳時間： 2013-08-15

  上傳用戶：sardinescn

• 一種基于FPGA-VLSI的設(shè)計方案及實現(xiàn)免費下載

  資源簡介：一種基于FPGA-VLSI的設(shè)計方案及實現(xiàn)

  標(biāo)簽： FPGA-VLSI 設(shè)計方案

  上傳時間： 2013-08-26

  上傳用戶：zhyiroy

• 針對嵌入式系統(tǒng)的底層網(wǎng)絡(luò)接口給出了一種由FPGA實現(xiàn)的以太網(wǎng)控制器的設(shè)計方法免費下載

  資源簡介：針對嵌入式系統(tǒng)的底層網(wǎng)絡(luò)接口給出了一種由FPGA實現(xiàn)的以太網(wǎng)控制器的設(shè)計方法．該控制器能支持10Mbps和100Mbps的傳輸速率以及半雙工和全雙工模式，同時可提供MII接口，可并通過外接以太網(wǎng)物理層（PHY）芯片來實現(xiàn)網(wǎng)絡(luò)接入\r\n

  標(biāo)簽： FPGA 嵌入式系統(tǒng) 以太網(wǎng)控制器 底層

  上傳時間： 2013-08-18

  上傳用戶：青春給了作業(yè)95

• 一種基于FPGA-VLSI的設(shè)計方案及實現(xiàn)免費下載

  資源簡介：一種基于FPGA-VLSI的設(shè)計方案及實現(xiàn)

  標(biāo)簽： FPGA-VLSI 設(shè)計方案

  上傳時間： 2013-12-12

  上傳用戶：erkuizhang

• 針對嵌入式系統(tǒng)的底層網(wǎng)絡(luò)接口給出了一種由FPGA實現(xiàn)的以太網(wǎng)控制器的設(shè)計方法．該控制器能支持10Mbps和100Mbps的傳輸速率以及半雙工和全雙工模式免費下載

  資源簡介：針對嵌入式系統(tǒng)的底層網(wǎng)絡(luò)接口給出了一種由FPGA實現(xiàn)的以太網(wǎng)控制器的設(shè)計方法．該控制器能支持10Mbps和100Mbps的傳輸速率以及半雙工和全雙工模式，同時可提供MII接口，可并通過外接以太網(wǎng)物理層（PHY）芯片來實現(xiàn)網(wǎng)絡(luò)接入

  標(biāo)簽： Mbps FPGA 100 10

  上傳時間： 2013-12-11

  上傳用戶：anng

• FFT算法的一種基于FPGA器件的實現(xiàn)免費下載

  資源簡介：FFT算法的一種基于FPGA器件的實現(xiàn)，供FPGA—DSP方向人員參考

  標(biāo)簽： FPGA FFT 算法 器件

  上傳時間： 2016-12-08

  上傳用戶：cjf0304

• 介紹一種基于MSP430單片機的嵌入式實時操作系統(tǒng)(RTOS)設(shè)計。以μC/OS-Ⅱ在MSP430F148芯片上的移植和應(yīng)用為例,著重討論幾個在單片機上實現(xiàn)RTOS經(jīng)常遇到的問題,如中斷堆棧的結(jié)構(gòu)設(shè)計免費下載

  資源簡介：介紹一種基于MSP430單片機的嵌入式實時操作系統(tǒng)(RTOS)設(shè)計。以μC/OS-Ⅱ在MSP430F148芯片上的移植和應(yīng)用為例,著重討論幾個在單片機上實現(xiàn)RTOS經(jīng)常遇到的問題,如中斷堆棧的結(jié)構(gòu)設(shè)計、如何保證單片機的低功耗特性、如何減少RTOS在運行中占用的RAM空間等問題。

  標(biāo)簽： RTOS MSP 430 430F

  上傳時間： 2015-09-12

  上傳用戶：Shaikh

• 一種基于DCT域的MPEG-4編碼器改進方法免費下載

  資源簡介：一種基于DCT域的MPEG-4編碼器改進方法

  標(biāo)簽： MPEG DCT 編碼器

  上傳時間： 2014-01-07

  上傳用戶：gmh1314

• 一種基于Gabor描述的概率子空間人臉識別方法.kdh免費下載

  資源簡介：一種基于Gabor描述的概率子空間人臉識別方法.kdh

  標(biāo)簽： Gabor kdh 概率 子空間

  上傳時間： 2014-08-15

  上傳用戶：lijianyu172

• 一種基于粒子濾波的自適應(yīng)運動目標(biāo)跟蹤方法免費下載

  資源簡介：一種基于粒子濾波的自適應(yīng)運動目標(biāo)跟蹤方法

  標(biāo)簽： 粒子濾波 運動目標(biāo)跟蹤

  上傳時間： 2013-12-24

  上傳用戶：ma1301115706

• :介紹了一種基于紅外光源的人眼快速定位與跟蹤方法,應(yīng)用于駕駛防瞌睡系統(tǒng)。 特殊設(shè)計的硬件用來控制紅外光源,實時獲取圖像。采用差分圖像進行人眼瞳孔圖像捕捉 和提取,用卡爾曼濾波器跟蹤人眼活動,以實時免費下載

  資源簡介：:介紹了一種基于紅外光源的人眼快速定位與跟蹤方法,應(yīng)用于駕駛防瞌睡系統(tǒng)。 特殊設(shè)計的硬件用來控制紅外光源,實時獲取圖像。采用差分圖像進行人眼瞳孔圖像捕捉 和提取,用卡爾曼濾波器跟蹤人眼活動,以實時監(jiān)測眼睛開閉狀態(tài)。該方法具有快速、對駕 駛員無干...

  標(biāo)簽： 紅外 光源 圖像 快速定位

  上傳時間： 2016-08-05

  上傳用戶：氣溫達上千萬的

• 基于FPGA實現(xiàn)的按鍵去抖動電路設(shè)計免費下載

  資源簡介：基于FPGA實現(xiàn)的按鍵去抖動電路設(shè)計，解決了按鍵抖動的問題

  標(biāo)簽： FPGA 按鍵 去抖動 電路設(shè)計

  上傳時間： 2014-07-07

  上傳用戶：fandeshun

• 一種可變位速率的位同步器的設(shè)計與仿真免費下載

  資源簡介：大部分傳統(tǒng)的位同步器是針對固定位速率遙測系統(tǒng)來設(shè)計的，這不能滿足一些可變位速率遙測接收機的需求。因此，提出一種基于FPGA實現(xiàn)的位同步器的設(shè)計，它能適應(yīng)不同位速率的遙測系統(tǒng)。同時，對這種位同步器的實現(xiàn)進行了仿真，驗證其正確性和可實現(xiàn)性。

  標(biāo)簽： 速率 位同步器 仿真

  上傳時間： 2013-11-01

  上傳用戶：qb1993225

• 一種基于ASIC實現(xiàn)的流水線架構(gòu)8051內(nèi)核設(shè)計免費下載

  資源簡介：以對傳統(tǒng)8051微控制器的分析為基礎(chǔ)# 在保證指令集不變的情況下#,給出了一種基于ASIC的微控制器設(shè)計

  標(biāo)簽： ASIC 8051 流水線 架構(gòu)

  上傳時間： 2014-12-29

  上傳用戶：杜瑩12345

• 基于FPGA實現(xiàn)的一種新型數(shù)字鎖相環(huán)免費下載

  資源簡介：基于FPGA實現(xiàn)的一種新型數(shù)字鎖相環(huán)

  標(biāo)簽： FPGA 新型數(shù)字 鎖相環(huán)

  上傳時間： 2013-08-07

  上傳用戶：2467478207

• 提出了一種基于FPGA的高階高速F IR濾波器的設(shè)計與實現(xiàn)方法。通過一個169階的均方根 升余弦滾降濾波器的設(shè)計,介紹了如何應(yīng)用流水線技術(shù)來設(shè)計高階高速F IR濾波器,并且對所設(shè)計的 FIR濾波器免費下載

  資源簡介：提出了一種基于FPGA的高階高速F IR濾波器的設(shè)計與實現(xiàn)方法。通過一個169階的均方根 升余弦滾降濾波器的設(shè)計,介紹了如何應(yīng)用流水線技術(shù)來設(shè)計高階高速F IR濾波器,并且對所設(shè)計的 FIR濾波器性能、資源占用進行了分析。

  標(biāo)簽： 濾波器 FPGA 169 FIR

  上傳時間： 2015-11-19

  上傳用戶：jkhjkh1982

• 本文論述了在整個無線收發(fā)系統(tǒng)中用軟件的方法實現(xiàn)信道編譯碼系統(tǒng)的功能。實現(xiàn)了一種基于FPGA的信道編譯碼方法免費下載

  資源簡介：本文論述了在整個無線收發(fā)系統(tǒng)中用軟件的方法實現(xiàn)信道編譯碼系統(tǒng)的功能。實現(xiàn)了一種基于FPGA的信道編譯碼方法，并給出了VHDL語言的實現(xiàn)方法及仿真波形。信道編譯碼系統(tǒng)包括發(fā)射端的信道編碼和接收端的信道譯碼兩大部分。信道編碼部分包括漢明編碼、基帶信號調(diào)...

  標(biāo)簽： FPGA 信道 編譯碼 無線收發(fā)系統(tǒng)

  上傳時間： 2013-12-25

  上傳用戶：saharawalker

• 基于FPGA實現(xiàn)的一種新型數(shù)字鎖相環(huán)免費下載

  資源簡介：基于FPGA實現(xiàn)的一種新型數(shù)字鎖相環(huán)

  標(biāo)簽： FPGA 新型數(shù)字 鎖相環(huán)

  上傳時間： 2014-01-12

  上傳用戶：13160677563

• 基于FPGA實現(xiàn)的一種新型數(shù)字鎖相環(huán)免費下載

  資源簡介：基于FPGA實現(xiàn)的一種新型數(shù)字鎖相環(huán)

  標(biāo)簽： FPGA 新型數(shù)字 鎖相環(huán)

  上傳時間： 2014-01-02

  上傳用戶：cylnpy

• 本文介紹了樂曲演奏電路的設(shè)計與實現(xiàn)中涉及的CPLD／FPGA可編程邏輯控件,開發(fā)環(huán)境MAX+PLUSⅡ,硬件描述語言HDL以及介紹了在MAX+PLUSⅡ的EDA 軟件平臺上, 一種基于FPGA 的樂曲免費下載

  資源簡介：本文介紹了樂曲演奏電路的設(shè)計與實現(xiàn)中涉及的CPLD／FPGA可編程邏輯控件,開發(fā)環(huán)境MAX+PLUSⅡ,硬件描述語言HDL以及介紹了在MAX+PLUSⅡ的EDA 軟件平臺上, 一種基于FPGA 的樂曲發(fā)生器的設(shè)計方法, 并給出了設(shè)計的頂層電路圖和底層模塊的VHDL（或AHDL）源程序。該設(shè)...

  標(biāo)簽： FPGA PLUS MAX CPLD

  上傳時間： 2014-02-01

  上傳用戶：wff

• 一種基于FPGA的時鐘跟蹤環(huán)路的設(shè)計與實現(xiàn)免費下載

  資源簡介：一種基于FPGA的時鐘跟蹤環(huán)路的設(shè)計與實現(xiàn)

  標(biāo)簽： FPGA 時鐘 跟蹤環(huán)路

  上傳時間： 2018-03-22

  上傳用戶：caigen0001

• 一種基于FPGA的可重構(gòu)密碼芯片的設(shè)計與實現(xiàn)免費下載

  資源簡介：該文檔為一種基于FPGA的可重構(gòu)密碼芯片的設(shè)計與實現(xiàn)講解文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………

  標(biāo)簽： FPGA 可重構(gòu)密碼芯片

  上傳時間： 2021-11-21

  上傳用戶：

• 一種基于FPGA的分頻器的實現(xiàn)免費下載

  資源簡介：該文檔為一種基于FPGA的分頻器的實現(xiàn)講解文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………

  標(biāo)簽： FPGA

  上傳時間： 2021-12-01

  上傳用戶：

• 全并行Viterbi譯碼器的FPGA實現(xiàn)免費下載

  資源簡介：　　本文對于全并行Viterbi譯碼器的設(shè)計及其FPGA實現(xiàn)方案進行了研究，并最終將用FPGA實現(xiàn)的譯碼器嵌入到某數(shù)字通信系統(tǒng)之中。　　首先介紹了卷積碼及Viterbi譯碼算法的基本原理，并對卷積碼的糾錯性能進行了理論分析。接著介紹了Viterbi譯碼器各個模塊實現(xiàn)的...

  標(biāo)簽： Viterbi FPGA 并行 譯碼器

  上傳時間： 2013-07-30

  上傳用戶：13913148949

• 一種基于FPGA的新型諧波分析儀研究免費下載

  資源簡介：隨著技術(shù)的飛速發(fā)展,電力電子裝置如變頻設(shè)備、變流設(shè)備等容量日益擴大,數(shù)量日益增多,使得電網(wǎng)中的諧波污染日益嚴重,給電力系統(tǒng)和各類用電設(shè)備帶來危害,輕則增加能耗,縮短設(shè)備使用壽命,重則造成用電事故,影響安全生產(chǎn).電力系統(tǒng)中的諧波問題早在20世紀(jì)20年代就...

  標(biāo)簽： FPGA 諧波分析儀

  上傳時間： 2013-04-24

  上傳用戶：diertiantang

• 一種基于FPGA的Deflate壓縮算法免費下載

  資源簡介：一種基于FPGA的Deflate壓縮算法研究與實現(xiàn)

  標(biāo)簽： Deflate FPGA 壓縮算法

  上傳時間： 2013-07-04

  上傳用戶：dapangxie