相 關(guān) 資 源

• 用于FPGA的反Z變換算法的verilog代碼。可用于JPEG及MPEG壓縮算法。免費(fèi)下載

  資源簡(jiǎn)介：用于FPGA的反Z變換算法的verilog代碼。可用于JPEG及MPEG壓縮算法。

  標(biāo)簽： verilog FPGA JPEG MPEG

  上傳時(shí)間： 2013-11-28

  上傳用戶：baitouyu

• AES算法的verilog代碼免費(fèi)下載

  資源簡(jiǎn)介：AES算法的verilog代碼，即AES算法IP核

  標(biāo)簽： verilog AES 算法 代碼

  上傳時(shí)間： 2017-09-02

  上傳用戶：zhangzhenyu

• 64點(diǎn)基_4FFT_IFFT的FPGA實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：64點(diǎn)基_4FFT_IFFT的FPGA實(shí)現(xiàn).pdf

  標(biāo)簽： FFT_IFFT FPGA

  上傳時(shí)間： 2013-08-13

  上傳用戶：yanming8525826

• MD5算法的verilog實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：MD5算法的verilog實(shí)現(xiàn)，同時(shí)包含有testbench。

  標(biāo)簽： verilog MD5 算法

  上傳時(shí)間： 2014-01-09

  上傳用戶：1159797854

• des加密算法的verilog語(yǔ)言的實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：des加密算法的verilog語(yǔ)言的實(shí)現(xiàn)

  標(biāo)簽： verilog des 加密算法 語(yǔ)言

  上傳時(shí)間： 2015-04-10

  上傳用戶：leixinzhuo

• AES高級(jí)加密算法的verilog語(yǔ)言實(shí)現(xiàn)。同時(shí)附有AES協(xié)議的pdf文檔免費(fèi)下載

  資源簡(jiǎn)介：AES高級(jí)加密算法的verilog語(yǔ)言實(shí)現(xiàn)。同時(shí)附有AES協(xié)議的pdf文檔，和此代碼的測(cè)試程序，可作為一個(gè)IP核直接使用，可減少開(kāi)發(fā)人員的設(shè)計(jì)時(shí)間。

  標(biāo)簽： AES verilog 加密算法

  上傳時(shí)間： 2014-01-08

  上傳用戶：PresidentHuang

• 一個(gè)關(guān)于DES算法的verilog語(yǔ)言實(shí)現(xiàn),包括了各個(gè)實(shí)現(xiàn)模塊以及測(cè)試模塊免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)關(guān)于DES算法的verilog語(yǔ)言實(shí)現(xiàn),包括了各個(gè)實(shí)現(xiàn)模塊以及測(cè)試模塊

  標(biāo)簽： verilog DES 算法 模塊

  上傳時(shí)間： 2014-01-23

  上傳用戶：璇珠官人

• 利用FPGA實(shí)現(xiàn)浮點(diǎn)運(yùn)算的verilog代碼 希望能夠給需要做這方面研究的同仁有所幫助免費(fèi)下載

  資源簡(jiǎn)介：利用FPGA實(shí)現(xiàn)浮點(diǎn)運(yùn)算的verilog代碼 希望能夠給需要做這方面研究的同仁有所幫助

  標(biāo)簽： verilog FPGA 浮點(diǎn)運(yùn)算 代碼

  上傳時(shí)間： 2013-12-22

  上傳用戶：gyq

• Viterbi算法的verilog源代碼。免費(fèi)下載

  資源簡(jiǎn)介：Viterbi算法的verilog源代碼。

  標(biāo)簽： Viterbi verilog 算法 源代碼

  上傳時(shí)間： 2014-01-07

  上傳用戶：asdfasdfd

• hmac的verilog代碼, 通過(guò)控制字選擇進(jìn)行sha1運(yùn)算或hmac運(yùn)算免費(fèi)下載

  資源簡(jiǎn)介：hmac的verilog代碼, 通過(guò)控制字選擇進(jìn)行sha1運(yùn)算或hmac運(yùn)算

  標(biāo)簽： hmac verilog sha1 運(yùn)算

  上傳時(shí)間： 2014-01-21

  上傳用戶：myworkpost

• aes算法的verilog hdl實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：aes算法的verilog hdl實(shí)現(xiàn)，供給大家作為參考 。

  標(biāo)簽： verilog aes hdl 算法

  上傳時(shí)間： 2013-12-18

  上傳用戶：gundan

• MAX7219驅(qū)動(dòng)LED特好使.MAX7219是微處理器和共陰極七段— — 八位LED顯示、圖條／柱圖顯示或64點(diǎn)陣顯示接口的小型串行輸入／輸出芯片。片內(nèi)包括BCD譯碼器、多路掃描控制器、．字和位驅(qū)動(dòng)免費(fèi)下載

  資源簡(jiǎn)介：MAX7219驅(qū)動(dòng)LED特好使.MAX7219是微處理器和共陰極七段— — 八位LED顯示、圖條／柱圖顯示或64點(diǎn)陣顯示接口的小型串行輸入／輸出芯片。片內(nèi)包括BCD譯碼器、多路掃描控制器、．字和位驅(qū)動(dòng)器和8X 8靜態(tài)RAM。外部只需要一個(gè)電阻設(shè)置所有LED 顯示器字段電流。MAX72...

  標(biāo)簽： 7219 MAX LED BCD

  上傳時(shí)間： 2014-01-13

  上傳用戶：zhuoying119

• 16衛(wèi)浮點(diǎn)FFT算法的VHDL實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：16衛(wèi)浮點(diǎn)FFT算法的VHDL實(shí)現(xiàn)，有測(cè)試文件。

  標(biāo)簽： VHDL FFT 浮點(diǎn) 算法

  上傳時(shí)間： 2015-12-19

  上傳用戶：ruixue198909

• /*-功能： 實(shí)現(xiàn)DES加密算法的加密解密功能 */ /*- */ /*-說(shuō)明：des算法的實(shí)現(xiàn)代碼 */ /*- 能夠?qū)崿F(xiàn)56位或56*n密鑰的des算法免費(fèi)下載

  資源簡(jiǎn)介：/*-功能： 實(shí)現(xiàn)DES加密算法的加密解密功能 */ /*- */ /*-說(shuō)明：des算法的實(shí)現(xiàn)代碼 */ /*- 能夠?qū)崿F(xiàn)56位或56*n密鑰的des算法，可以通過(guò)該程序提供的接口 */ /*- 進(jìn)行數(shù)據(jù)的加密，保證數(shù)據(jù)在傳送過(guò)程的安全性

  標(biāo)簽： des DES 算法 56

  上傳時(shí)間： 2016-01-04

  上傳用戶：561596

• cordic算法的verilog HDL具體實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：cordic算法的verilog HDL具體實(shí)現(xiàn)

  標(biāo)簽： verilog cordic HDL 算法

  上傳時(shí)間： 2013-12-06

  上傳用戶：2467478207

• 實(shí)現(xiàn)DES加密算法的加密解密功能 */ /*- */ /*-說(shuō)明：des算法的實(shí)現(xiàn)代碼 */ 能夠?qū)崿F(xiàn)56位或56*n密鑰的des算法免費(fèi)下載

  資源簡(jiǎn)介：實(shí)現(xiàn)DES加密算法的加密解密功能 */ /*- */ /*-說(shuō)明：des算法的實(shí)現(xiàn)代碼 */ 能夠?qū)崿F(xiàn)56位或56*n密鑰的des算法，可以通過(guò)該程序提供的接口 進(jìn)行數(shù)據(jù)的加密，保證數(shù)據(jù)在傳送過(guò)程的安全性

  標(biāo)簽： des DES 算法 56

  上傳時(shí)間： 2014-01-08

  上傳用戶：zsjzc

• 說(shuō)明：des算法的實(shí)現(xiàn)代碼 */ 能夠?qū)崿F(xiàn)56位或56*n密鑰的des算法免費(fèi)下載

  資源簡(jiǎn)介：說(shuō)明：des算法的實(shí)現(xiàn)代碼 */ 能夠?qū)崿F(xiàn)56位或56*n密鑰的des算法，可以通過(guò)該程序提供的接 進(jìn)行數(shù)據(jù)的加密，保證數(shù)據(jù)在傳送過(guò)程的安全性

  標(biāo)簽： des 算法 56 代碼

  上傳時(shí)間： 2014-07-26

  上傳用戶：huannan88

• 64點(diǎn)基_4FFT_IFFT的FPGA實(shí)現(xiàn).pdf免費(fèi)下載

  資源簡(jiǎn)介：64點(diǎn)基_4FFT_IFFT的FPGA實(shí)現(xiàn).pdf

  標(biāo)簽： FFT_IFFT FPGA

  上傳時(shí)間： 2016-12-08

  上傳用戶：時(shí)代電子小智

• DES算法的verilog實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：DES算法的verilog實(shí)現(xiàn)，實(shí)現(xiàn)了硬件IC對(duì)DES的構(gòu)架，可以直接應(yīng)用在系統(tǒng)當(dāng)中。

  標(biāo)簽： verilog DES 算法

  上傳時(shí)間： 2017-01-15

  上傳用戶：363186

• Harris的角點(diǎn)檢測(cè)算法的MATLAB程序?qū)崿F(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：Harris的角點(diǎn)檢測(cè)算法的MATLAB程序?qū)崿F(xiàn)

  標(biāo)簽： Harris MATLAB 角點(diǎn)檢測(cè) 算法

  上傳時(shí)間： 2013-12-18

  上傳用戶：gundan

• 最近點(diǎn)對(duì)算法的實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：最近點(diǎn)對(duì)算法的實(shí)現(xiàn)，用窮舉法證明程序的正確性。

  標(biāo)簽： 算法

  上傳時(shí)間： 2017-07-06

  上傳用戶：維子哥哥

• 基于GFO和標(biāo)記點(diǎn)分水嶺算法的醫(yī)學(xué)圖像分割 利用基于廣義模糊算子 GFO 的邊緣檢測(cè)算法來(lái)改進(jìn)標(biāo)記點(diǎn)分水嶺分割 很有用！！免費(fèi)下載

  資源簡(jiǎn)介：基于GFO和標(biāo)記點(diǎn)分水嶺算法的醫(yī)學(xué)圖像分割 利用基于廣義模糊算子 GFO 的邊緣檢測(cè)算法來(lái)改進(jìn)標(biāo)記點(diǎn)分水嶺分割 很有用！！

  標(biāo)簽： GFO 標(biāo)記 分 分割

  上傳時(shí)間： 2017-09-09

  上傳用戶：lizhizheng88

• 系統(tǒng)實(shí)驗(yàn)板原理圖掌握七段碼顯示器硬件線路原理掌握用HD7279A 芯片 實(shí)現(xiàn)顯示的編程方法 HD7279A 是一片具有串行接口的,可同時(shí)驅(qū)動(dòng)8 位共陰式數(shù)碼管(或64 只獨(dú)立LED)的 智能顯示免費(fèi)下載

  資源簡(jiǎn)介：系統(tǒng)實(shí)驗(yàn)板原理圖掌握七段碼顯示器硬件線路原理掌握用HD7279A 芯片 實(shí)現(xiàn)顯示的編程方法 HD7279A 是一片具有串行接口的,可同時(shí)驅(qū)動(dòng)8 位共陰式數(shù)碼管(或64 只獨(dú)立LED)的 智能顯示驅(qū)動(dòng)芯片該芯片同時(shí)還可連接多達(dá)64 鍵的鍵盤(pán)矩陣 HD7279A 內(nèi)部含有譯碼器可直...

  標(biāo)簽： 7279A 7279 HD LED

  上傳時(shí)間： 2014-01-23

  上傳用戶：tedo811

• FPGA讀取OV5640攝像頭數(shù)據(jù)并通過(guò)VGA或LCD屏顯示輸出的verilog邏輯源碼Quartu免費(fèi)下載

  資源簡(jiǎn)介：FPGA讀取OV5640攝像頭數(shù)據(jù)并通過(guò)VGA或LCD屏顯示輸出的verilog邏輯源碼Quartus工程文件+文檔說(shuō)明，F(xiàn)PGA型號(hào)Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。module top( input? ? ? ? ? ? ? ? ? ? ? ?clk, input? ? ? ? ? ? ? ? ? ? ?...

  標(biāo)簽： fpga ov5640 攝像頭

  上傳時(shí)間： 2021-12-18

  上傳用戶：

• 橢圓曲線加解密算法的verilog實(shí)現(xiàn)實(shí)驗(yàn)免費(fèi)下載

  資源簡(jiǎn)介：橢圓曲線加解密算法的verilog實(shí)現(xiàn)，幫助初學(xué)者有效理解ECC算法。

  標(biāo)簽： verilog

  上傳時(shí)間： 2022-05-16

  上傳用戶：

• c語(yǔ)言程序設(shè)計(jì)中一些常用算法的原代碼免費(fèi)下載

  資源簡(jiǎn)介：c語(yǔ)言程序設(shè)計(jì)中一些常用算法的原代碼，估計(jì)對(duì)大家有用，也希望能在網(wǎng)上下載點(diǎn)自己要的

  標(biāo)簽： c語(yǔ)言 程序設(shè)計(jì) 代碼 算法

  上傳時(shí)間： 2013-12-25

  上傳用戶：1051290259

• FPGA開(kāi)發(fā)板上寫(xiě)的verilog代碼 功能是從電腦端發(fā)送一個(gè)字節(jié)免費(fèi)下載

  資源簡(jiǎn)介：FPGA開(kāi)發(fā)板上寫(xiě)的verilog代碼：\r\n功能是從電腦端發(fā)送一個(gè)字節(jié)，然后把它接收回來(lái)。\r\n

  標(biāo)簽： verilog FPGA 開(kāi)發(fā)板 代碼

  上傳時(shí)間： 2013-08-15

  上傳用戶：copu

• pc104接口的verilog代碼免費(fèi)下載

  資源簡(jiǎn)介：pc104接口的verilog代碼，僅供參考

  標(biāo)簽： verilog 104 pc 接口

  上傳時(shí)間： 2013-09-03

  上傳用戶：chukeey

• FIFO的verilog代碼免費(fèi)下載

  資源簡(jiǎn)介：FIFO的verilog代碼

  標(biāo)簽： verilog FIFO 代碼

  上傳時(shí)間： 2013-11-22

  上傳用戶：不懂夜的黑

• FIFO的verilog代碼免費(fèi)下載

  資源簡(jiǎn)介：FIFO的verilog代碼

  標(biāo)簽： verilog FIFO 代碼

  上傳時(shí)間： 2013-12-22

  上傳用戶：ccxzzhm