相 關(guān) 資 源

• 成都理工大學(xué)基于MAXPLUS II 的設(shè)計(jì)過程報(bào)告內(nèi)涵有源程序及設(shè)計(jì)過程中的調(diào)試：在文本編輯窗口中輸入二進(jìn)制8位優(yōu)先編碼器的程序； 3設(shè)計(jì)驅(qū)動(dòng)顯示程序如下： 5采用原理圖方式設(shè)計(jì)如下： 6引角免費(fèi)下載

  資源簡(jiǎn)介：成都理工大學(xué)基于MAXPLUS II 的設(shè)計(jì)過程報(bào)告內(nèi)涵有源程序及設(shè)計(jì)過程中的調(diào)試：在文本編輯窗口中輸入二進(jìn)制8位優(yōu)先編碼器的程序； 3設(shè)計(jì)驅(qū)動(dòng)顯示程序如下： 5采用原理圖方式設(shè)計(jì)如下： 6引角分配圖如下： 7仿真結(jié)果如下：

  標(biāo)簽： MAXPLUS 過程 程序 II

  上傳時(shí)間： 2014-12-02

  上傳用戶：zhuoying119

• 這是我最近買的一套CPLD開發(fā)板VHDL源程序并附上開發(fā)板的原理圖,希望對(duì)你是一個(gè)很好的幫助!其中內(nèi)容為:8位優(yōu)先編碼器,乘法器,多路選擇器,二進(jìn)制轉(zhuǎn)BCD碼,加法器,減法器,簡(jiǎn)單狀態(tài)機(jī),四位比較器,免費(fèi)下載

  資源簡(jiǎn)介：這是我最近買的一套CPLD開發(fā)板VHDL源程序并附上開發(fā)板的原理圖,希望對(duì)你是一個(gè)很好的幫助!其中內(nèi)容為:8位優(yōu)先編碼器,乘法器,多路選擇器,二進(jìn)制轉(zhuǎn)BCD碼,加法器,減法器,簡(jiǎn)單狀態(tài)機(jī),四位比較器,7段數(shù)碼管,i2c總線,lcd液晶顯示,撥碼開關(guān),串口,蜂鳴器,矩陣鍵盤,跑...

  標(biāo)簽： CPLD VHDL BCD 開發(fā)板

  上傳時(shí)間： 2015-07-23

  上傳用戶：李夢(mèng)晗

• 用verlog語言編的一些基礎(chǔ)實(shí)驗(yàn),適合于FPGA/CPLD的初學(xué)者。內(nèi)容包括8位優(yōu)先編碼器免費(fèi)下載

  資源簡(jiǎn)介：用verlog語言編的一些基礎(chǔ)實(shí)驗(yàn),適合于FPGA/CPLD的初學(xué)者。內(nèi)容包括8位優(yōu)先編碼器，乘法器，除法器，多路選擇器，二進(jìn)制轉(zhuǎn)BCD碼，加法器，減法器等等。

  標(biāo)簽： verlog FPGA CPLD 8位

  上傳時(shí)間： 2013-12-29

  上傳用戶：siguazgb

• 用VHDL語言實(shí)現(xiàn)8-3線編碼器免費(fèi)下載

  資源簡(jiǎn)介：用VHDL語言實(shí)現(xiàn)8-3線編碼器，16-4線編碼器

  標(biāo)簽： VHDL 語言 編碼器

  上傳時(shí)間： 2016-10-21

  上傳用戶：阿四AIR

• 8位優(yōu)先編碼器 verilog CPLD EPM1270 源代碼免費(fèi)下載

  資源簡(jiǎn)介：8位優(yōu)先編碼器 verilog CPLD EPM1270 源代碼

  標(biāo)簽： verilog 1270 CPLD EPM

  上傳時(shí)間： 2013-12-18

  上傳用戶：gtf1207

• 軟件的使用程序并附上開發(fā)板的原理圖,希望對(duì)你是一個(gè)很好的幫助!其中內(nèi)容為:8位優(yōu)先編碼器,乘法器,多路選擇器,二進(jìn)制轉(zhuǎn)BCD碼,加法器,減法器,簡(jiǎn)單狀態(tài)機(jī),免費(fèi)下載

  資源簡(jiǎn)介：軟件的使用程序并附上開發(fā)板的原理圖,希望對(duì)你是一個(gè)很好的幫助!其中內(nèi)容為:8位優(yōu)先編碼器,乘法器,多路選擇器,二進(jìn)制轉(zhuǎn)BCD碼,加法器,減法器,簡(jiǎn)單狀態(tài)機(jī),

  標(biāo)簽： BCD 軟件 使用程序 8位

  上傳時(shí)間： 2014-01-05

  上傳用戶：xzt

• 采用VHDL語言編寫8線-3線優(yōu)先編碼器免費(fèi)下載

  資源簡(jiǎn)介：采用VHDL語言編寫8線-3線優(yōu)先編碼器，在MAX+plus軟件下實(shí)現(xiàn)。

  標(biāo)簽： VHDL 語言 編寫 編碼器

  上傳時(shí)間： 2017-01-11

  上傳用戶：yan2267246

• Verilog語言實(shí)現(xiàn)的Hamming(3,7)編碼器免費(fèi)下載

  資源簡(jiǎn)介：Verilog語言實(shí)現(xiàn)的Hamming(3,7)編碼器，可用于FPGA實(shí)現(xiàn)

  標(biāo)簽： Verilog Hamming 語言 編碼器

  上傳時(shí)間： 2016-05-09

  上傳用戶：lmeeworm

• FPGA 實(shí)現(xiàn)基于ISA接口的3路編碼器計(jì)數(shù)免費(fèi)下載

  資源簡(jiǎn)介：FPGA 實(shí)現(xiàn)基于ISA接口的3路編碼器計(jì)數(shù)，和3路PWM/DA輸出 編碼器計(jì)數(shù)包括倍頻、鑒相 PWM實(shí)現(xiàn)12位分辨率

  標(biāo)簽： FPGA ISA 接口 編碼器

  上傳時(shí)間： 2016-08-20

  上傳用戶：edisonfather

• 這是一個(gè)verilog源碼的優(yōu)先編碼器免費(fèi)下載

  資源簡(jiǎn)介：這是一個(gè)verilog源碼的優(yōu)先編碼器，可以通過led顯示結(jié)果。

  標(biāo)簽： verilog 源碼 編碼器

  上傳時(shí)間： 2016-10-28

  上傳用戶：wsf950131

• 基于Matlab下的Simulink模塊對(duì)74LS148優(yōu)先編碼器的仿真免費(fèi)下載

  資源簡(jiǎn)介：基于Matlab下的Simulink模塊對(duì)74LS148優(yōu)先編碼器的仿真

  標(biāo)簽： Simulink Matlab 148 74

  上傳時(shí)間： 2017-01-21

  上傳用戶：jhksyghr

• 里面有四個(gè)vhdl源程序 分別為狀態(tài)機(jī) 三位表決器 和交通燈 優(yōu)先編碼器免費(fèi)下載

  資源簡(jiǎn)介：里面有四個(gè)vhdl源程序 分別為狀態(tài)機(jī) 三位表決器 和交通燈 優(yōu)先編碼器

  標(biāo)簽： vhdl 源程序 分 交通燈

  上傳時(shí)間： 2013-12-21

  上傳用戶：SimonQQ

• 這是自己編寫的一個(gè)優(yōu)先編碼器程序免費(fèi)下載

  資源簡(jiǎn)介：這是自己編寫的一個(gè)優(yōu)先編碼器程序，很簡(jiǎn)單，希望大家不要見笑

  標(biāo)簽： 編寫 程序 編碼器

  上傳時(shí)間： 2017-02-03

  上傳用戶：aappkkee

• 計(jì)數(shù)器、頻率計(jì)、優(yōu)先編碼器、數(shù)碼管掃描電路、數(shù)據(jù)選擇器免費(fèi)下載

  資源簡(jiǎn)介：計(jì)數(shù)器、頻率計(jì)、優(yōu)先編碼器、數(shù)碼管掃描電路、數(shù)據(jù)選擇器

  標(biāo)簽： 計(jì)數(shù)器 編碼器 數(shù)碼管 掃描電路

  上傳時(shí)間： 2013-12-12

  上傳用戶：hopy

• VIP專區(qū)-嵌入式/單片機(jī)編程源碼精選合集系列（69）免費(fèi)下載

  資源簡(jiǎn)介：機(jī)械工程師手冊(cè) 第二版

  標(biāo)簽： 機(jī)械 工程師手冊(cè)

  上傳時(shí)間： 2013-07-03

  上傳用戶：eeworm

• 朋友免費(fèi)下載

  資源簡(jiǎn)介：朋友，我是Jawen.看到先前上載的一套CPLD開發(fā)板的VHDL源碼挺受歡迎的，現(xiàn)在就將她的Verilog源碼也一并貢獻(xiàn)給大家：8位優(yōu)先編碼器,乘法器,多路選擇器,二進(jìn)制轉(zhuǎn)BCD碼,加法器,減法器,簡(jiǎn)單狀態(tài)機(jī),四位比較器,7段數(shù)碼管,i2c總線,lcd液晶顯示,撥碼開關(guān),串口,蜂鳴器,...

  標(biāo)簽：

  上傳時(shí)間： 2014-01-23

  上傳用戶：wys0120

• 一些接口電路的Verilog設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：一些接口電路的Verilog設(shè)計(jì)，主要包括IIC、PS2、矩陣鍵盤、RS232、還有一些基礎(chǔ)試驗(yàn)的源代碼如：除法器、多路選擇器、加法器、減法器、8位優(yōu)先編碼器等。

  標(biāo)簽： Verilog 接口電路

  上傳時(shí)間： 2013-12-21

  上傳用戶：a3318966

• 這是用VHDL語言編寫的3-8編碼器免費(fèi)下載

  資源簡(jiǎn)介：這是用VHDL語言編寫的3-8編碼器，可以看到程序簡(jiǎn)單可行

  標(biāo)簽： VHDL 語言 編寫 編碼器

  上傳時(shí)間： 2017-01-19

  上傳用戶：愛死愛死

• 最高優(yōu)先級(jí)編碼器 8位相等比較器 三人表決器（三種不同的描述方式） 加法器描述 8位總線收發(fā)器：74245 （注2） 地址譯碼（for m68008） 多路選擇器（使用select語句）免費(fèi)下載

  資源簡(jiǎn)介：最高優(yōu)先級(jí)編碼器 8位相等比較器 三人表決器（三種不同的描述方式） 加法器描述 8位總線收發(fā)器：74245 （注2） 地址譯碼（for m68008） 多路選擇器（使用select語句） LED七段譯碼 多路選擇器（使用if－else語句） 雙2－4譯碼器：74139 多路選擇器...

  標(biāo)簽： m68008 select 74245 for

  上傳時(shí)間： 2015-04-11

  上傳用戶：tianyi223

• 大學(xué)vhdl語言實(shí)驗(yàn)大全,基于max-plus2平臺(tái),內(nèi)有8-3譯碼器,8位加法器,數(shù)字鐘免費(fèi)下載

  資源簡(jiǎn)介：大學(xué)vhdl語言實(shí)驗(yàn)大全,基于max-plus2平臺(tái),內(nèi)有8-3譯碼器,8位加法器,數(shù)字鐘，數(shù)碼顯示，74ls138，8，4位計(jì)數(shù)器，d，rs觸發(fā)器，加法器，交通燈等，此原碼基于長(zhǎng)江大學(xué)可編程器件實(shí)驗(yàn)箱,如要運(yùn)行在其他平臺(tái)上需要重新定義管腳

  標(biāo)簽： max-plus vhdl 大學(xué) 加法器

  上傳時(shí)間： 2013-12-23

  上傳用戶：qiaoyue

• 壓縮包內(nèi)為本人寫的(2,1,3)卷積碼編碼器和維特比(viterbi)譯碼器.編碼器和譯碼器分別封裝在一個(gè)類中,每個(gè)類的方法和變量均有注解免費(fèi)下載

  資源簡(jiǎn)介：壓縮包內(nèi)為本人寫的(2,1,3)卷積碼編碼器和維特比(viterbi)譯碼器.編碼器和譯碼器分別封裝在一個(gè)類中,每個(gè)類的方法和變量均有注解

  標(biāo)簽： viterbi 編碼器 譯碼器 卷積碼

  上傳時(shí)間： 2014-11-28

  上傳用戶：xieguodong1234

• 中文字符轉(zhuǎn)換為UTF-8的編碼器。可以對(duì)文檔轉(zhuǎn)換。免費(fèi)下載

  資源簡(jiǎn)介：中文字符轉(zhuǎn)換為UTF-8的編碼器。可以對(duì)文檔轉(zhuǎn)換。

  標(biāo)簽： UTF 轉(zhuǎn)換 字符 編碼器

  上傳時(shí)間： 2013-12-27

  上傳用戶：wyc199288

• 2/3 FEC編碼的另一種方法,即采用模擬硬件移位寄存器的方式,速度比較快。免費(fèi)下載

  資源簡(jiǎn)介：2/3 FEC編碼的另一種方法,即采用模擬硬件移位寄存器的方式,速度比較快。

  標(biāo)簽： FEC 編碼 模擬 方式

  上傳時(shí)間： 2013-12-24

  上傳用戶：498732662

• 4位乘法器,4位除法器 8位數(shù)據(jù)鎖存器,8位相等比較器,帶同步復(fù)位的狀態(tài) 機(jī),元件例化與層次設(shè)計(jì),最高優(yōu)先級(jí)編碼器免費(fèi)下載

  資源簡(jiǎn)介：4位乘法器,4位除法器 8位數(shù)據(jù)鎖存器,8位相等比較器,帶同步復(fù)位的狀態(tài) 機(jī),元件例化與層次設(shè)計(jì),最高優(yōu)先級(jí)編碼器

  標(biāo)簽： 乘法器 8位 除法器 數(shù)據(jù)

  上傳時(shí)間： 2014-12-07

  上傳用戶：pompey

• H264編碼器,比較3步搜索法和全搜索等的信燥比,平均搜索點(diǎn)數(shù),搜索時(shí)間等免費(fèi)下載

  資源簡(jiǎn)介：H264編碼器,比較3步搜索法和全搜索等的信燥比,平均搜索點(diǎn)數(shù),搜索時(shí)間等

  標(biāo)簽： H264 搜索 編碼器 比較

  上傳時(shí)間： 2014-01-21

  上傳用戶：xjz632

• 8.3并行接口電流輸出型DA轉(zhuǎn)換器的控制免費(fèi)下載

  資源簡(jiǎn)介：8.3并行接口電流輸出型DA轉(zhuǎn)換器的控制

  標(biāo)簽： 8.3 并行接口 DA轉(zhuǎn)換器 電流輸出

  上傳時(shí)間： 2016-04-13

  上傳用戶：黑漆漆

• 學(xué)習(xí)使用FPGA做一些簡(jiǎn)單的編碼器,RS(5,3)編碼就是5個(gè)字符中有5-3=2兩個(gè)校正字免費(fèi)下載

  資源簡(jiǎn)介：學(xué)習(xí)使用FPGA做一些簡(jiǎn)單的編碼器,RS(5,3)編碼就是5個(gè)字符中有5-3=2兩個(gè)校正字

  標(biāo)簽： FPGA RS 編碼器 編碼

  上傳時(shí)間： 2014-01-12

  上傳用戶：風(fēng)之驕子

• 實(shí)現(xiàn)最優(yōu)二叉樹的構(gòu)造；在此基礎(chǔ)上完成哈夫曼編碼器與譯碼器。 假設(shè)報(bào)文中只會(huì)出現(xiàn)如下表所示的字符： 字符 A B C D E F G H I J K L M N 頻度 186 64 13 22 免費(fèi)下載

  資源簡(jiǎn)介：實(shí)現(xiàn)最優(yōu)二叉樹的構(gòu)造；在此基礎(chǔ)上完成哈夫曼編碼器與譯碼器。 假設(shè)報(bào)文中只會(huì)出現(xiàn)如下表所示的字符： 字符 A B C D E F G H I J K L M N 頻度 186 64 13 22 32 103 21 15 47 57 1 5 32 20 57 字符 O P Q R S T U V W X Y Z ， ． 頻度 63 15 1 48 5...

  標(biāo)簽： 186 字符 13 64

  上傳時(shí)間： 2014-11-23

  上傳用戶：shanml

• BCH編碼器并行8路實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：BCH編碼器并行8路實(shí)現(xiàn)，速率達(dá)到300M以上

  標(biāo)簽： BCH 8路 編碼器 并行

  上傳時(shí)間： 2014-01-26

  上傳用戶：蟲蟲蟲蟲蟲蟲

• 數(shù)字搶答器由主體電路與擴(kuò)展電路組成。優(yōu)先編碼電路、鎖存器、譯碼電路將參賽隊(duì)的輸入信號(hào)在顯示器上輸出；用控制電路和主持人開關(guān)啟動(dòng)報(bào)警電路免費(fèi)下載

  資源簡(jiǎn)介：數(shù)字搶答器由主體電路與擴(kuò)展電路組成。優(yōu)先編碼電路、鎖存器、譯碼電路將參賽隊(duì)的輸入信號(hào)在顯示器上輸出；用控制電路和主持人開關(guān)啟動(dòng)報(bào)警電路，以上兩部分組成主體電路。通過定時(shí)電路和譯碼電路將秒脈沖產(chǎn)生的信號(hào)在顯示器上輸出實(shí)現(xiàn)計(jì)時(shí)功能，構(gòu)成擴(kuò)展電路...

  標(biāo)簽： 數(shù)字搶答器 擴(kuò)展電路 開關(guān) 控制電路

  上傳時(shí)間： 2016-06-10

  上傳用戶：kristycreasy