自己寫的基于verilog語言的倒計時,可以實現效果的,希望能幫到大家
資源簡介:基于verilog的fir濾波,并帶matlab仿真
上傳時間: 2013-08-21
上傳用戶:qiaoyue
資源簡介:基于verilog 的電子日歷與電子時鐘程序,可以進行調日期、星期、時間的分鐘與小時,通過幾種模式來顯示日歷與時間。
上傳時間: 2014-02-09
上傳用戶:sz_hjbf
資源簡介:基于verilog的數碼管模擬掃描程序,分為兩種顯示方式,一種是數碼管逐個顯示,另一個是所有數碼管一起顯示。
上傳時間: 2014-01-15
上傳用戶:1079836864
資源簡介:基于verilog的FIR濾波器,有兩種實現方法,分別給出仿真波形
上傳時間: 2016-06-01
上傳用戶:gxmm
資源簡介:一種基于verilog的電子密碼鎖的論文介紹。有部分程序代碼。
上傳時間: 2013-12-10
上傳用戶:410805624
資源簡介:基于verilog的交通燈設計,分為八個模塊,可以手動控制,自動控制
上傳時間: 2016-07-18
上傳用戶:moerwang
資源簡介:基于verilog的fir濾波,并帶matlab仿真
上傳時間: 2014-01-10
上傳用戶:tianyi223
資源簡介:基于verilog的八層電梯設計,能夠實現自動化的電梯控制。
上傳時間: 2013-11-28
上傳用戶:qq521
資源簡介:基于verilog的八層電梯設計,能夠實現自動化的電梯控制。
上傳時間: 2016-11-18
上傳用戶:小儒尼尼奧
資源簡介:一個基于verilog的I2C核的設計,希望對大家有所幫助
上傳時間: 2016-12-23
上傳用戶:daoxiang126
資源簡介:基于verilog的完整SDRAM控制器時序代碼
上傳時間: 2017-01-17
上傳用戶:exxxds
資源簡介:基于verilog的除法器設計,可以直接在Q2里面運行哦~
上傳時間: 2014-12-01
上傳用戶:dancnc
資源簡介:這是一個基于c51的倒計時的程序,望大家喜歡
上傳時間: 2013-12-03
上傳用戶:gxmm
資源簡介:基于verilog的fir濾波器設計,用的并行結構。在前面基礎上加入四級流水(加法器,并行乘法器,乘法結果相加兩級),通過驗證。
上傳時間: 2013-11-26
上傳用戶:liuchee
資源簡介:基于verilog的智能電梯代碼,能實現6層電梯的運行
上傳時間: 2013-12-26
上傳用戶:weixiao99
資源簡介:基于verilog的booth算法的乘法器
上傳時間: 2017-07-15
上傳用戶:
資源簡介:基于verilog的時鐘定時器的硬件實現,可以實現時鐘定時報時功能
上傳時間: 2017-07-18
上傳用戶:yyq123456789
資源簡介:基于verilog的拔河游戲機設計,內附有論文,請放心下載
上傳時間: 2019-11-17
上傳用戶:4626BiuBiu
資源簡介:基于verilog hdl語言的SRAM讀寫控制
上傳時間: 2013-06-07
上傳用戶:hoperingcong
資源簡介:arm10_verilog.rar是基于arm10的verilog代碼,對學習和理解 arm10的工作原理和做基于verilog的FPGA開發有幫助。
上傳時間: 2014-12-22
上傳用戶:luopoguixiong
資源簡介:本代碼是基于verilog的16QAM調制
上傳時間: 2013-07-22
上傳用戶:squershop
資源簡介:基于verilog正弦信號發生器,實用軟件為quartus ii,分頻模塊有四個
上傳時間: 2016-12-21
上傳用戶:重中之重
資源簡介:基于verilog的DS18B20的代碼,用于讀取DS18B20的數據并在FPGA開發板上顯示
上傳時間: 2022-07-23
上傳用戶:
資源簡介:基于Maxplus2的verilog編程,實現交通燈功能(包含倒計時)
上傳時間: 2016-04-13
上傳用戶:SimonQQ
資源簡介:基于verilog語言的實用FPGA設計(美),國外verilog標準權威教材,現貢獻出來,不下別后悔~~
上傳時間: 2013-04-24
上傳用戶:zhyiroy
資源簡介:使用verilog實現基于FPGA的SDRAM控制器
上傳時間: 2013-08-08
上傳用戶:litianchu
資源簡介:基于FPGA的交通燈的設計 有verilog HDL 源碼、仿真圖與引腳配置圖,已下載實現\r\n
上傳時間: 2013-08-18
上傳用戶:BOBOniu
資源簡介:基于FPGA的多功能數字鐘的設計與實現 內附有詳盡的verilog HDL源碼,其功能主要有:時間設置,時間顯示,跑表,分頻,日期設置,日期顯示等
上傳時間: 2013-08-18
上傳用戶:問題問題
資源簡介:verilog編寫基于fpga的鑒相器模塊
上傳時間: 2013-08-19
上傳用戶:18752787361
資源簡介:verilog編寫基于fpga的DDS實現
上傳時間: 2013-08-19
上傳用戶:neu_liyan