相 關(guān) 資 源

• 不錯(cuò)的計(jì)數(shù)器源碼 jsp技術(shù)實(shí)現(xiàn)的多用戶網(wǎng)站統(tǒng)計(jì)系統(tǒng)免費(fèi)下載

  資源簡(jiǎn)介：不錯(cuò)的計(jì)數(shù)器源碼 jsp技術(shù)實(shí)現(xiàn)的多用戶網(wǎng)站統(tǒng)計(jì)系統(tǒng)

  標(biāo)簽： jsp 計(jì)數(shù)器 源碼 技術(shù)實(shí)現(xiàn)

  上傳時(shí)間： 2014-01-19

  上傳用戶：himbly

• ps2_鍵盤(pán)控制器源碼verilog源碼免費(fèi)下載

  資源簡(jiǎn)介：ps2_鍵盤(pán)控制器源碼verilog源碼，是一個(gè)不錯(cuò)的代碼

  標(biāo)簽： verilog 源碼 ps 鍵盤(pán)控制器

  上傳時(shí)間： 2013-12-28

  上傳用戶：努力努力再努力

• DE2開(kāi)發(fā)板電視接收機(jī)源碼verilog免費(fèi)下載

  資源簡(jiǎn)介：DE2開(kāi)發(fā)板電視接收機(jī)源碼verilog

  標(biāo)簽： verilog DE2 開(kāi)發(fā)板 電視接收機(jī)

  上傳時(shí)間： 2016-07-06

  上傳用戶：zhoujunzhen

• 64位乘法器源碼verilog,經(jīng)過(guò)驗(yàn)證測(cè)試免費(fèi)下載

  資源簡(jiǎn)介：64位乘法器源碼verilog,經(jīng)過(guò)驗(yàn)證測(cè)試

  標(biāo)簽： verilog 乘法器 源碼 驗(yàn)證測(cè)試

  上傳時(shí)間： 2016-10-18

  上傳用戶：hwl453472107

• 基于EPM1270的PS2鍵盤(pán)鼠標(biāo)驅(qū)動(dòng)源碼verilog免費(fèi)下載

  資源簡(jiǎn)介：基于EPM1270的PS2鍵盤(pán)鼠標(biāo)驅(qū)動(dòng)源碼verilog

  標(biāo)簽： verilog 1270 EPM PS2

  上傳時(shí)間： 2014-07-27

  上傳用戶：1427796291

• 基于EPM1270的VGA顯示器接口源碼verilog免費(fèi)下載

  資源簡(jiǎn)介：基于EPM1270的VGA顯示器接口源碼verilog

  標(biāo)簽： verilog 1270 EPM VGA

  上傳時(shí)間： 2014-11-22

  上傳用戶：362279997

• 8051單片機(jī)源碼verilog版本 包括rtl免費(fèi)下載

  資源簡(jiǎn)介：8051單片機(jī)源碼verilog版本 包括rtl， testbench， synthesis

  標(biāo)簽： verilog 8051 rtl 單片機(jī)

  上傳時(shí)間： 2014-01-14

  上傳用戶：yuanyuan123

• 8253A可編程定時(shí)/計(jì)數(shù)器源碼。可在示波器上輸出波形免費(fèi)下載

  資源簡(jiǎn)介：8253A可編程定時(shí)/計(jì)數(shù)器源碼。可在示波器上輸出波形

  標(biāo)簽： 8253A 可編程 定時(shí) 計(jì)數(shù)器

  上傳時(shí)間： 2014-01-14

  上傳用戶：BOBOniu

• 基于FPGA的交通燈的設(shè)計(jì) 有verilog HDL 源碼、仿真圖與引腳配置圖免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的交通燈的設(shè)計(jì) 有verilog HDL 源碼、仿真圖與引腳配置圖，已下載實(shí)現(xiàn)\r\n

  標(biāo)簽： verilog FPGA HDL 交通燈

  上傳時(shí)間： 2013-08-18

  上傳用戶：BOBOniu

• 基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的verilog HDL源碼免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的verilog HDL源碼，其功能主要有：時(shí)間設(shè)置，時(shí)間顯示，跑表，分頻，日期設(shè)置，日期顯示等

  標(biāo)簽： verilog FPGA HDL 多功能

  上傳時(shí)間： 2013-08-18

  上傳用戶：問(wèn)題問(wèn)題

• 實(shí)現(xiàn)音樂(lè)播放的FPGA的實(shí)驗(yàn)源碼（verilog語(yǔ)言）免費(fèi)下載

  資源簡(jiǎn)介：這是一個(gè)FPGA的實(shí)驗(yàn)源碼，可以實(shí)現(xiàn)對(duì)一段音樂(lè)的播放。用verilog語(yǔ)言編寫(xiě)的，對(duì)初學(xué)者會(huì)有一定的幫助。

  標(biāo)簽： verilog FPGA 音樂(lè)播放 實(shí)驗(yàn)

  上傳時(shí)間： 2013-09-01

  上傳用戶：13215175592

• verilog HDL 實(shí)際工控項(xiàng)目源碼免費(fèi)下載

  資源簡(jiǎn)介：verilog HDL 實(shí)際工控項(xiàng)目源碼\r\n開(kāi)發(fā)工具 altera quartus2

  標(biāo)簽： verilog HDL 工控 項(xiàng)目

  上傳時(shí)間： 2013-09-05

  上傳用戶：youmo81

• sdram的verilog的源碼實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：sdram的verilog的源碼實(shí)現(xiàn)

  標(biāo)簽： verilog sdram 源碼

  上傳時(shí)間： 2015-01-09

  上傳用戶：huangld

• 用于計(jì)算CRC的verilog HDL源碼免費(fèi)下載

  資源簡(jiǎn)介：用于計(jì)算CRC的verilog HDL源碼

  標(biāo)簽： verilog CRC HDL 計(jì)算

  上傳時(shí)間： 2015-02-07

  上傳用戶：569342831

• 用verilog HDL寫(xiě)的操作SRAM的源碼免費(fèi)下載

  資源簡(jiǎn)介：用verilog HDL寫(xiě)的操作SRAM的源碼

  標(biāo)簽： verilog SRAM HDL 操作

  上傳時(shí)間： 2015-02-07

  上傳用戶：sy_jiadeyi

• 用verilog HDL實(shí)現(xiàn)曼徹斯特編碼的源碼免費(fèi)下載

  資源簡(jiǎn)介：用verilog HDL實(shí)現(xiàn)曼徹斯特編碼的源碼

  標(biāo)簽： verilog HDL 曼徹斯特編碼 源碼

  上傳時(shí)間： 2013-12-29

  上傳用戶：lhc9102

• verilog源碼14.rar免費(fèi)下載

  資源簡(jiǎn)介：verilog源碼14.rar

  標(biāo)簽： verilog 14 源碼

  上傳時(shí)間： 2013-12-14

  上傳用戶：dragonhaixm

• verilog源碼13.rar免費(fèi)下載

  資源簡(jiǎn)介：verilog源碼13.rar

  標(biāo)簽： verilog 13 源碼

  上傳時(shí)間： 2014-01-23

  上傳用戶：cc1015285075

• verilog源碼15.rar免費(fèi)下載

  資源簡(jiǎn)介：verilog源碼15.rar

  標(biāo)簽： verilog 15 源碼

  上傳時(shí)間： 2015-03-02

  上傳用戶：海陸空653

• verilog源碼10.rar免費(fèi)下載

  資源簡(jiǎn)介：verilog源碼10.rar

  標(biāo)簽： verilog 10 源碼

  上傳時(shí)間： 2015-03-02

  上傳用戶：luopoguixiong

• verilog源碼9.rar免費(fèi)下載

  資源簡(jiǎn)介：verilog源碼9.rar

  標(biāo)簽： verilog 源碼

  上傳時(shí)間： 2013-12-22

  上傳用戶：gmh1314

• verilog源碼11.rar免費(fèi)下載

  資源簡(jiǎn)介：verilog源碼11.rar

  標(biāo)簽： verilog 11 源碼

  上傳時(shí)間： 2014-11-28

  上傳用戶：253189838

• 這是一個(gè)很好的verilog 編寫(xiě)的8位RISC CPU源碼（可做為MCU）免費(fèi)下載

  資源簡(jiǎn)介：這是一個(gè)很好的verilog 編寫(xiě)的8位RISC CPU源碼（可做為MCU），并且包括完整的C 語(yǔ)言的測(cè)試代碼。

  標(biāo)簽： verilog RISC CPU MCU

  上傳時(shí)間： 2014-01-05

  上傳用戶：李夢(mèng)晗

• 以太網(wǎng)10/100M IP核verilog源碼免費(fèi)下載

  資源簡(jiǎn)介：以太網(wǎng)10/100M IP核verilog源碼，可綜合。

  標(biāo)簽： verilog 100 10 以太網(wǎng)

  上傳時(shí)間： 2015-04-16

  上傳用戶：zhyiroy

• 一個(gè)嵌入式RISC CPU 的verilog 設(shè)計(jì)源碼免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)嵌入式RISC CPU 的verilog 設(shè)計(jì)源碼，可綜合。內(nèi)含詳細(xì)的設(shè)計(jì)文擋。

  標(biāo)簽： verilog RISC CPU 嵌入式

  上傳時(shí)間： 2015-04-16

  上傳用戶：tianjinfan

• 奇偶校驗(yàn)碼的verilog源碼免費(fèi)下載

  資源簡(jiǎn)介：奇偶校驗(yàn)碼的verilog源碼，為MODELSIM下的一個(gè)工程。有測(cè)試文件。

  標(biāo)簽： verilog 奇偶校驗(yàn)碼 源碼

  上傳時(shí)間： 2014-01-22

  上傳用戶：稀世之寶039

• USB2.0 chip的一部分verilog源碼。opencore上下的免費(fèi)下載

  資源簡(jiǎn)介：USB2.0 chip的一部分verilog源碼。opencore上下的，還比較好用:)

  標(biāo)簽： opencore verilog chip USB

  上傳時(shí)間： 2015-06-17

  上傳用戶：lps11188

• mentor UART IP verilog源碼 以通過(guò)驗(yàn)證.免費(fèi)下載

  資源簡(jiǎn)介：mentor UART IP verilog源碼 以通過(guò)驗(yàn)證.

  標(biāo)簽： verilog mentor UART IP

  上傳時(shí)間： 2014-07-10

  上傳用戶：dyctj

• verilog源碼免費(fèi)下載

  資源簡(jiǎn)介：verilog源碼，可實(shí)現(xiàn)兩位的加法器，在xillinx foundation 3.1下驗(yàn)證通過(guò)

  標(biāo)簽： verilog 源碼

  上傳時(shí)間： 2014-11-18

  上傳用戶：123啊

• verilog HDL 實(shí)際工控項(xiàng)目源碼 開(kāi)發(fā)工具 altera quartus2免費(fèi)下載

  資源簡(jiǎn)介：verilog HDL 實(shí)際工控項(xiàng)目源碼 開(kāi)發(fā)工具 altera quartus2

  標(biāo)簽： quartus2 verilog altera HDL

  上傳時(shí)間： 2013-12-29

  上傳用戶：banyou