基于fpga的交織編碼器設(shè)計(jì)，主要講敘如何在fpga上實(shí)現(xiàn)交織編碼器。
資源簡介：基于fpga的交織編碼器設(shè)計(jì)，主要講敘如何在fpga上實(shí)現(xiàn)交織編碼器。
上傳時(shí)間： 2017-05-28
上傳用戶：xjz632
資源簡介：基于fpga的PCM編碼器與解碼器的設(shè)計(jì)
上傳時(shí)間： 2014-12-03
上傳用戶：yangbo69
資源簡介：基于fpga的PCM編碼器與解碼器的設(shè)計(jì)
上傳時(shí)間： 2017-06-11
上傳用戶：拔絲土豆
資源簡介：基于fpga的分頻器設(shè)計(jì),已經(jīng)通過了仿真(VHDL語言編寫)
上傳時(shí)間： 2013-12-14
上傳用戶：haoxiyizhong
資源簡介：該文檔為基于fpga的MSK調(diào)制器設(shè)計(jì)與實(shí)現(xiàn)總結(jié)文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
上傳時(shí)間： 2022-03-16
上傳用戶：
資源簡介：該文檔為基于fpga的數(shù)字積分器設(shè)計(jì)總結(jié)文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
上傳時(shí)間： 2022-04-20
上傳用戶：slq1234567890
資源簡介：該文檔為基于fpga的音樂播放器設(shè)計(jì)總結(jié)文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
上傳時(shí)間： 2022-05-01
上傳用戶：d1997wayne
資源簡介：未來的時(shí)代是信息時(shí)代，信息需要通過媒體來進(jìn)行記錄、傳播和獲取。視頻數(shù)據(jù)的壓縮技術(shù)和解壓縮技術(shù)成了多媒體技術(shù)中的關(guān)鍵技術(shù)之一，本論文設(shè)計(jì)的芯片正是基于fpga實(shí)現(xiàn)視頻編碼器的設(shè)計(jì)，主要面向于對音頻和視頻信號進(jìn)行壓縮和解壓縮的廣泛場合。 本論文首先...
上傳時(shí)間： 2013-06-28
上傳用戶：aa17807091
資源簡介：ISO和ITU-T制定的一系列視頻編碼國際標(biāo)準(zhǔn)的推出，開創(chuàng)了視頻通信和存儲應(yīng)用的新紀(jì)元。從H.261視頻編碼建議，到H.262/3、MPEG-1/2/4等都有一個(gè)共同的不斷追求的目標(biāo)，即在盡可能低的碼率(或存儲容量)下獲得盡可能好的圖像質(zhì)量。 本課題的研究建立在目前主流的...
上傳時(shí)間： 2013-04-24
上傳用戶：xiangwuy
資源簡介：介紹了MSK信號的優(yōu)點(diǎn)，并分析了其實(shí)現(xiàn)原理，提出一種MSK高性能數(shù)字調(diào)制器的fpga實(shí)現(xiàn)方案；采用自頂向下的設(shè)計(jì)思想，將系統(tǒng)分成串/并變換器、差分編碼器、數(shù)控振蕩器、移相器、乘法電路和加法電路等6大模塊，重點(diǎn)論述了串/并變換、差分編碼、數(shù)控振蕩器的實(shí)現(xiàn)...
上傳時(shí)間： 2013-11-23
上傳用戶：dvfeng
資源簡介：卷積碼是廣泛應(yīng)用于衛(wèi)星通信、無線通信等多種通信系統(tǒng)的信道編碼方式。Viterbi算法是卷積碼的最大似然譯碼算法，該算法譯碼性能好、速度快，并且硬件實(shí)現(xiàn)結(jié)構(gòu)比較簡單，是最佳的卷積碼譯碼算法。隨著可編程邏輯技術(shù)的不斷發(fā)展，使用fpga實(shí)現(xiàn)Viterbi譯碼器的設(shè)...
上傳時(shí)間： 2013-06-24
上傳用戶：myworkpost
資源簡介：基于fpga的SD轉(zhuǎn)換器的設(shè)計(jì)與實(shí)現(xiàn)，已經(jīng)在實(shí)際項(xiàng)目中測試過，完全OK！
上傳時(shí)間： 2013-08-23
上傳用戶：box2000
資源簡介：·卷積編碼及基于DSP的Viterbi譯碼器設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：Jason1990
資源簡介：基于fpga的SD轉(zhuǎn)換器的設(shè)計(jì)與實(shí)現(xiàn)，已經(jīng)在實(shí)際項(xiàng)目中測試過，完全OK！
上傳時(shí)間： 2016-04-30
上傳用戶：stewart·
資源簡介：一種新的turbo碼的交織編碼器的vhdl設(shè)計(jì)，用的是螺旋輸入。
上傳時(shí)間： 2013-12-21
上傳用戶：hongmo
資源簡介：該文檔為基于fpga的分頻器的設(shè)計(jì)與實(shí)現(xiàn)簡介文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
上傳時(shí)間： 2021-11-15
上傳用戶：
資源簡介：基于fpga的異步收發(fā)器程序設(shè)計(jì)這是一份非常不錯(cuò)的資料，歡迎下載，希望對您有幫助！
上傳時(shí)間： 2021-12-27
上傳用戶：默默
資源簡介：該文檔為基于fpga的音樂播放器的設(shè)計(jì).總結(jié)文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
上傳時(shí)間： 2022-04-28
上傳用戶：
資源簡介：一般由信源發(fā)出的數(shù)字基帶信號含有豐富的低頻分量，甚至直流分量，這些信號往往不宜直接用于傳輸，易產(chǎn)生碼間干擾進(jìn)而直接影響傳輸?shù)目煽啃裕蚨獙ζ溥M(jìn)行編碼以便傳輸。傳統(tǒng)的井下信號在傳輸過程中普遍采用曼徹斯特碼的編解碼方式，而該方式的地面解碼電路...
上傳時(shí)間： 2013-05-26
上傳用戶：teddysha
資源簡介：LDPC(低密度奇偶校驗(yàn)碼)編碼是提高通信質(zhì)量和數(shù)據(jù)傳輸速率的關(guān)鍵技術(shù)。LDPC碼應(yīng)用于實(shí)際通信系統(tǒng)是本課題的研究重點(diǎn)。實(shí)際通信要求在LDPC碼長盡量短、碼率盡量高及硬件可實(shí)現(xiàn)的前提下，結(jié)合連續(xù)相位MSK調(diào)制，滿足歸一化信噪比SNR=2dB時(shí)，系統(tǒng)誤碼率低于10-4。...
上傳時(shí)間： 2013-08-02
上傳用戶：林魚2016
資源簡介：一般由信源發(fā)出的數(shù)字基帶信號含有豐富的低頻分量，甚至直流分量，這些信號往往不宜直接用于傳輸，易產(chǎn)生碼間干擾進(jìn)而直接影響傳輸?shù)目煽啃裕蚨獙ζ溥M(jìn)行編碼以便傳輸。傳統(tǒng)的井下信號在傳輸過程中普遍采用曼徹斯特碼的編解碼方式，而該方式的地面解碼電路...
上傳時(shí)間： 2013-04-24
上傳用戶：siguazgb
資源簡介：基于fpga的LCD&VGA控制器設(shè)計(jì) 字?jǐn)?shù)不夠
上傳時(shí)間： 2013-08-05
上傳用戶：ginani
資源簡介：基于fpga的樂曲發(fā)生器電路設(shè)計(jì) 附含源代碼（quartersii環(huán)境下運(yùn)行）
上傳時(shí)間： 2013-08-07
上傳用戶：pwcsoft
資源簡介：優(yōu)秀碩士論文，基于fpga的雷達(dá)信號模擬器設(shè)計(jì)，對學(xué)fpga的，特別是學(xué)雷達(dá)的同學(xué)有很好的參考價(jià)值
上傳時(shí)間： 2013-08-10
上傳用戶：dianxin61
資源簡介：基于fpga的分頻器,可以根據(jù)更改參數(shù),實(shí)現(xiàn)不同倍數(shù)的分頻.
上傳時(shí)間： 2013-08-15
上傳用戶：llwap
資源簡介：verilog編寫基于fpga的鑒相器模塊
上傳時(shí)間： 2013-08-19
上傳用戶：18752787361
資源簡介：為了滿足對隨機(jī)數(shù)性能有一定要求的系統(tǒng)能夠?qū)崟r(shí)檢測隨機(jī)數(shù)性能的需求，提出了一種基于fpga的隨機(jī)數(shù)性能檢測設(shè)計(jì)方案。根據(jù)NIST的測試標(biāo)準(zhǔn)，采用基于統(tǒng)計(jì)的方法，在fpga內(nèi)部實(shí)現(xiàn)了對隨機(jī)序列的頻率測試、游程測試、最大游程測試、離散傅里葉變換測試和二元矩陣...
上傳時(shí)間： 2013-11-13
上傳用戶：lliuhhui
資源簡介：基于fpga的數(shù)字濾波系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-11-07
上傳用戶：erkuizhang
資源簡介：以Altera公司的Quartus Ⅱ 7.2作為開發(fā)工具，研究了基于fpga的DDS IP核設(shè)計(jì)，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測試結(jié)果。將設(shè)計(jì)的DDS IP核封裝成為SOPC Builder自定義的組件，結(jié)合32位嵌入式CPU軟核Nios II，構(gòu)成可編程片上系統(tǒng)（SOPC），利用...
上傳時(shí)間： 2013-11-06
上傳用戶：songkun
資源簡介：基于fpga的誤碼率測試儀設(shè)計(jì)基于fpga的誤碼率測試儀設(shè)計(jì)
上傳時(shí)間： 2013-08-02
上傳用戶：1159797854
