相 關 資 源

• verilog HDL編寫的出租車計費系統免費下載

  資源簡介：verilog HDL編寫的出租車計費系統

  標簽： verilog HDL 編寫 出租車計費系統

  上傳時間： 2015-11-20

  上傳用戶：nanshan

• verilog語言編寫的電話計費系統免費下載

  資源簡介：verilog語言編寫的電話計費系統，這只是源代碼，需要在quartusII等軟件下運用

  標簽： verilog 語言 編寫 電話

  上傳時間： 2014-01-10

  上傳用戶：manking0408

• 基于FPGA設計的出租車計費系統免費下載

  資源簡介：畢設基于FPGA設計的出租車計費系統.基于FPGA設計的出租車計費系統

  標簽： FPGA 出租車計費系統

  上傳時間： 2013-07-10

  上傳用戶：lx9076

• verilog HDL 編寫的PWM免費下載

  資源簡介：verilog HDL 編寫的PWM，是初學CPLD者入門Z資源，epm7128stc100-10

  標簽： verilog HDL PWM 編寫

  上傳時間： 2013-08-30

  上傳用戶：aa54

• 這是一個verilog HDL編寫的RISC cpu的程序免費下載

  資源簡介：這是一個verilog HDL編寫的RISC cpu的程序，該程序共10個子程序，實現了簡單的RISC cpu，可供初學者參考，學習硬件描述語言，及設計方法。該程序通過了modelsim仿真驗證。

  標簽： verilog RISC HDL cpu

  上傳時間： 2015-03-26

  上傳用戶：qiao8960

• verilog HDL編寫的CPU模型免費下載

  資源簡介：verilog HDL編寫的CPU模型，很經典，比較通用

  標簽： verilog HDL CPU 編寫

  上傳時間： 2013-12-24

  上傳用戶：龍飛艇

• verilog HDL編寫的總線功能模型免費下載

  資源簡介：verilog HDL編寫的總線功能模型，十分有用，需要的下載

  標簽： verilog HDL 編寫 總線

  上傳時間： 2013-12-20

  上傳用戶：ls530720646

• verilog HDL編寫的串并轉換。采用iout類型口。包含源文件和測試文件。用Modsim編譯。免費下載

  資源簡介：verilog HDL編寫的串并轉換。采用iout類型口。包含源文件和測試文件。用Modsim編譯。

  標簽： verilog Modsim iout HDL

  上傳時間： 2014-01-15

  上傳用戶：lanwei

• verilog HDL 編寫的PWM免費下載

  資源簡介：verilog HDL 編寫的PWM，是初學CPLD者入門Z資源，epm7128stc100-10

  標簽： verilog HDL PWM 編寫

  上傳時間： 2015-09-05

  上傳用戶：gdgzhym

• 用verilog HDL編寫的一些例程免費下載

  資源簡介：用verilog HDL編寫的一些例程，包括加法器/減法器等等，例子較多就不一一列舉了

  標簽： verilog HDL 編寫

  上傳時間： 2013-12-20

  上傳用戶：fhzm5658

• verilog HDL編寫的四位數碼管動態顯示程序,外圍電路用CPLD來實現免費下載

  資源簡介：verilog HDL編寫的四位數碼管動態顯示程序,外圍電路用CPLD來實現

  標簽： verilog CPLD HDL 編寫

  上傳時間： 2016-06-12

  上傳用戶：米卡

• 基于VHDL語言的出租車計費系統設計免費下載

  資源簡介：基于VHDL語言的出租車計費系統設計，在muxplus上開發實現。實現基本的出租車記費器開發

  標簽： VHDL 語言 出租車 計費

  上傳時間： 2013-12-31

  上傳用戶：silenthink

• 用verilog HDL編寫的0832源程序免費下載

  資源簡介：用verilog HDL編寫的0832源程序，實現對0832實現D/A轉換。也可方便地轉換為vHDL源程序。

  標簽： verilog 0832 HDL 編寫

  上傳時間： 2013-11-25

  上傳用戶：qiao8960

• 用KEIL開發的出租車計費系統免費下載

  資源簡介：用KEIL開發的出租車計費系統，附有proteus仿真電路文件

  標簽： KEIL 出租車計費系統

  上傳時間： 2013-11-30

  上傳用戶：songyue1991

• verilog HDL 編寫的CY7C68013 SLAVE FIFO接口程序免費下載

  資源簡介：verilog HDL 編寫的CY7C68013 SLAVE FIFO接口程序，實際測試可用。可以直接跟上位機連接，傳輸數據。

  標簽： verilog C68013 68013 SLAVE

  上傳時間： 2016-10-13

  上傳用戶：ljmwh2000

• 基于fpga的出租車計費系統免費下載

  資源簡介：基于fpga的出租車計費系統，采用自頂向下的設計方法

  標簽： fpga 出租車計費系統

  上傳時間： 2016-11-06

  上傳用戶：1109003457

• 用verilog HDL編寫的VGA顯示驅動程序免費下載

  資源簡介：用verilog HDL編寫的VGA顯示驅動程序

  標簽： verilog HDL VGA 編寫

  上傳時間： 2013-12-09

  上傳用戶：banyou

• verilog HDL編寫的4條指令CPU免費下載

  資源簡介：verilog HDL編寫的4條指令CPU

  標簽： verilog HDL CPU 編寫

  上傳時間： 2014-01-27

  上傳用戶：Ants

• 利用verilog HDL編寫的浮點加法器運算單元免費下載

  資源簡介：利用verilog HDL編寫的浮點加法器運算單元，單精度。

  標簽： verilog HDL 編寫 浮點

  上傳時間： 2013-11-29

  上傳用戶：王慶才

• 用verilog HDL編寫的基于fpga的動態數碼管顯示程序。免費下載

  資源簡介：用verilog HDL編寫的基于fpga的動態數碼管顯示程序。

  標簽： verilog fpga HDL 編寫

  上傳時間： 2017-07-09

  上傳用戶：13681659100

• 用verilog HDL編寫的秒表設計免費下載

  資源簡介：用verilog HDL編寫的秒表設計，可以實現百分之一秒，十分之一秒，秒，十秒等功能。

  標簽： verilog HDL 編寫 秒表設計

  上傳時間： 2017-07-09

  上傳用戶：離殤

• 用verilog HDL編寫的并串轉換模塊免費下載

  資源簡介：用verilog HDL編寫的并串轉換模塊，在ISE軟件仿真過，也可綜合

  標簽： verilog HDL 編寫 轉換模塊

  上傳時間： 2014-10-10

  上傳用戶：han_zh

• 基于單片機的出租車計費系統 有論文和程序 很安逸免費下載

  資源簡介：基于單片機的出租車計費系統 有論文和程序 很安逸

  標簽： 單片機 出租車計費系統 論文 程序

  上傳時間： 2014-01-24

  上傳用戶：hustfanenze

• QuartusII的出租車計費系統免費下載

  資源簡介：基于QuartusII的出租車計費系統? ? ? ? ? ? ? ?

  標簽： quartus ii 出租車計費系統

  上傳時間： 2022-07-17

  上傳用戶：jiabin

• 利用VHDL 語言設計出租車計費系統, 使其實現計費以及預置和模擬汽車啟動、停止、暫停等功能, 并設計動態掃描電路顯示車費數目, 突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優點。此程序免費下載

  資源簡介：利用VHDL 語言設計出租車計費系統, 使其實現計費以及預置和模擬汽車啟動、停止、暫停等功能, 并設計動態掃描電路顯示車費數目, 突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優點。此程序通過下載到特定芯片后, 可應用于實際的出租車計費系統...

  標簽： VHDL 語言 出租車計費系統 計費

  上傳時間： 2017-05-22

  上傳用戶：變形金剛

• 摘 要：以上海地區的出租車計費器為例免費下載

  資源簡介：摘 要：以上海地區的出租車計費器為例，利用verilog HDL語言設計了出租車計費器，使其具有時間 顯示、計費以及模擬出租車啟動、停止、復位等功能，并設置了動態掃描電路顯示車費和對應時間，顯示 了硬件描述語言verilog—HDL設計數字邏輯電路的優越性。源程...

  標簽： 海 出租車計費器

  上傳時間： 2014-12-06

  上傳用戶：bakdesec

• 出租車計費系統的 實現免費下載

  資源簡介：出租車計費系統的 實現，已物理驗證。程序簡潔。

  標簽： 出租車計費系統

  上傳時間： 2015-05-18

  上傳用戶：moshushi0009

• 鍵盤鼠標的原代碼,用FPGA實現,使用verilog HDL編寫,已經使用FPGA驗正過了,完全可以用免費下載

  資源簡介：鍵盤鼠標的原代碼,用FPGA實現,使用verilog HDL編寫,已經使用FPGA驗正過了,完全可以用

  標簽： FPGA verilog HDL 鍵盤

  上傳時間： 2013-12-12

  上傳用戶：athjac

• 一個很強悍的網吧計費系統源碼,分為客戶端和服務端兩個部分,采用VB進行編寫免費下載

  資源簡介：一個很強悍的網吧計費系統源碼,分為客戶端和服務端兩個部分,采用VB進行編寫

  標簽： 分 計費系統 源碼 服務端

  上傳時間： 2014-01-22

  上傳用戶：xuanchangri

• 易語言編寫的醫院計費管理系統源碼免費下載

  資源簡介：易語言編寫的醫院計費管理系統源碼，登陸賬號：吳彩球 密碼 9919

  標簽： 語言 編寫 管理系統 源碼

  上傳時間： 2014-01-06

  上傳用戶：杜瑩12345