相 關(guān) 資 源

• FPGA上實(shí)現(xiàn)PCIIPCore的應(yīng)用免費(fèi)下載

  資源簡(jiǎn)介：FPGA上實(shí)現(xiàn)PCIIPCore的應(yīng)用，比較有研究?jī)r(jià)值

  標(biāo)簽： PCIIPCore FPGA

  上傳時(shí)間： 2013-08-26

  上傳用戶：ArmKing88

• FPGA上實(shí)現(xiàn)PCIIPCore的應(yīng)用免費(fèi)下載

  資源簡(jiǎn)介：FPGA上實(shí)現(xiàn)PCIIPCore的應(yīng)用，比較有研究?jī)r(jià)值

  標(biāo)簽： PCIIPCore FPGA

  上傳時(shí)間： 2014-01-12

  上傳用戶：時(shí)代電子小智

• VHDL-vga_core(vhdl).rar FPGA上實(shí)現(xiàn) VGA的IP（VHDL）免費(fèi)下載

  資源簡(jiǎn)介：VHDL-vga_core(vhdl).rar FPGA上實(shí)現(xiàn) VGA的IP（VHDL）

  標(biāo)簽： VHDL-vga_core FPGA VHDL vhdl

  上傳時(shí)間： 2015-12-07

  上傳用戶：huyiming139

• 在FPGA上實(shí)現(xiàn)的出租車計(jì)價(jià)器VHDL源代碼免費(fèi)下載

  資源簡(jiǎn)介：在FPGA上實(shí)現(xiàn)的出租車計(jì)價(jià)器VHDL源代碼\r\n能實(shí)現(xiàn)里程計(jì)價(jià)、誤時(shí)計(jì)價(jià)等功能

  標(biāo)簽： FPGA VHDL 出租車計(jì)價(jià)器 源代碼

  上傳時(shí)間： 2013-08-13

  上傳用戶：18888888888

• 數(shù)字信號(hào)處理在FPGA上實(shí)現(xiàn)的經(jīng)典教材免費(fèi)下載

  資源簡(jiǎn)介：數(shù)字信號(hào)處理在FPGA上實(shí)現(xiàn)的經(jīng)典教材，本書詳細(xì)介紹了數(shù)字信號(hào)處理的算法，以及其在FPGA上用硬件描述語(yǔ)言實(shí)現(xiàn)

  標(biāo)簽： FPGA 數(shù)字信號(hào)處理 教材

  上傳時(shí)間： 2013-09-01

  上傳用戶：frank1234

• 用VHDL語(yǔ)言在CPLD/FPGA上實(shí)現(xiàn)浮點(diǎn)運(yùn)算的方法免費(fèi)下載

  資源簡(jiǎn)介：用VHDL語(yǔ)言在CPLD/FPGA上實(shí)現(xiàn)浮點(diǎn)運(yùn)算的方法

  標(biāo)簽： VHDL CPLD FPGA 語(yǔ)言

  上傳時(shí)間： 2013-09-05

  上傳用戶：life840315

• ：在FPGA 上實(shí)現(xiàn)了對(duì)高頻窄帶數(shù)字信號(hào)的下變頻和取樣率轉(zhuǎn)換免費(fèi)下載

  資源簡(jiǎn)介：：在FPGA 上實(shí)現(xiàn)了對(duì)高頻窄帶數(shù)字信號(hào)的下變頻和取樣率轉(zhuǎn)換，由于完全避免了需要大量邏輯資源的乘法 器和數(shù)字振蕩器，其結(jié)構(gòu)大為簡(jiǎn)化，再加上采用了流水處理結(jié)構(gòu)，使其處理速度超過100M 樣點(diǎn)每秒，此外它還具有 結(jié)構(gòu)簡(jiǎn)單，重配置能力強(qiáng)的優(yōu)點(diǎn)，具有廣闊的應(yīng)...

  標(biāo)簽： FPGA 高頻 窄帶 數(shù)字信號(hào)

  上傳時(shí)間： 2014-01-17

  上傳用戶：tonyshao

• Python實(shí)現(xiàn)的半同步半異步網(wǎng)絡(luò)框架.在其上可以實(shí)現(xiàn)自己的應(yīng)用層協(xié)議,以支持特定的應(yīng)用.免費(fèi)下載

  資源簡(jiǎn)介：Python實(shí)現(xiàn)的半同步半異步網(wǎng)絡(luò)框架.在其上可以實(shí)現(xiàn)自己的應(yīng)用層協(xié)議,以支持特定的應(yīng)用.

  標(biāo)簽： Python 網(wǎng)絡(luò) 應(yīng)用層協(xié)議

  上傳時(shí)間： 2015-04-10

  上傳用戶：dongbaobao

• 用VHDL語(yǔ)言在CPLD/FPGA上實(shí)現(xiàn)浮點(diǎn)運(yùn)算的方法免費(fèi)下載

  資源簡(jiǎn)介：用VHDL語(yǔ)言在CPLD/FPGA上實(shí)現(xiàn)浮點(diǎn)運(yùn)算的方法

  標(biāo)簽： VHDL CPLD FPGA 語(yǔ)言

  上傳時(shí)間： 2015-04-27

  上傳用戶：fandeshun

• 該程序是在xilinx的FPGA上實(shí)現(xiàn)DDR_SDRAM接口免費(fèi)下載

  資源簡(jiǎn)介：該程序是在xilinx的FPGA上實(shí)現(xiàn)DDR_SDRAM接口，程序是用verylog語(yǔ)言寫的

  標(biāo)簽： DDR_SDRAM xilinx FPGA 程序

  上傳時(shí)間： 2015-06-10

  上傳用戶：爺?shù)臍赓|(zhì)

• MPlayer在嵌入式開發(fā)系統(tǒng)中的應(yīng)用,說明如何在嵌入式開發(fā)板上實(shí)現(xiàn)mplayer的配置免費(fèi)下載

  資源簡(jiǎn)介：MPlayer在嵌入式開發(fā)系統(tǒng)中的應(yīng)用,說明如何在嵌入式開發(fā)板上實(shí)現(xiàn)mplayer的配置，編譯，安裝及調(diào)試過程

  標(biāo)簽： MPlayer mplayer 嵌入式 中的應(yīng)用

  上傳時(shí)間： 2015-06-30

  上傳用戶：rocwangdp

• 這是用pci-wishbone核和16450串口核在xilinx的FPGA上實(shí)現(xiàn)的串口程序免費(fèi)下載

  資源簡(jiǎn)介：這是用pci-wishbone核和16450串口核在xilinx的FPGA上實(shí)現(xiàn)的串口程序，用verilog實(shí)現(xiàn)，ise7.1，不知道這里可不可以上傳硬件的程序~

  標(biāo)簽： pci-wishbone xilinx 16450 FPGA

  上傳時(shí)間： 2015-09-19

  上傳用戶：風(fēng)之驕子

• 數(shù)字信號(hào)處理在FPGA上實(shí)現(xiàn)的經(jīng)典教材免費(fèi)下載

  資源簡(jiǎn)介：數(shù)字信號(hào)處理在FPGA上實(shí)現(xiàn)的經(jīng)典教材，本書詳細(xì)介紹了數(shù)字信號(hào)處理的算法，以及其在FPGA上用硬件描述語(yǔ)言實(shí)現(xiàn)

  標(biāo)簽： FPGA 數(shù)字信號(hào)處理 教材

  上傳時(shí)間： 2015-10-22

  上傳用戶：stella2015

• 這是在FPGA上實(shí)現(xiàn)的數(shù)字電壓表免費(fèi)下載

  資源簡(jiǎn)介：這是在FPGA上實(shí)現(xiàn)的數(shù)字電壓表，用VHDL編寫的，已通過編譯，仿真驗(yàn)證。

  標(biāo)簽： FPGA 數(shù)字電壓表

  上傳時(shí)間： 2015-10-24

  上傳用戶：tyler

• 這是在FPGA上實(shí)現(xiàn)的數(shù)字鐘功能免費(fèi)下載

  資源簡(jiǎn)介：這是在FPGA上實(shí)現(xiàn)的數(shù)字鐘功能，用VERILOG語(yǔ)言編程，已功過編譯，仿真驗(yàn)證

  標(biāo)簽： FPGA 數(shù)字

  上傳時(shí)間： 2013-12-18

  上傳用戶：R50974

• 該文檔是有關(guān)利用XINLIX的FPGA如何實(shí)現(xiàn)FIFO的生成及如何應(yīng)用的文章。免費(fèi)下載

  資源簡(jiǎn)介：該文檔是有關(guān)利用XINLIX的FPGA如何實(shí)現(xiàn)FIFO的生成及如何應(yīng)用的文章。

  標(biāo)簽： XINLIX FPGA FIFO 文檔

  上傳時(shí)間： 2016-02-22

  上傳用戶：ma1301115706

• 在FPGA上實(shí)現(xiàn)序列機(jī) 用的是Altera公司的DE1板子免費(fèi)下載

  資源簡(jiǎn)介：在FPGA上實(shí)現(xiàn)序列機(jī) 用的是Altera公司的DE1板子

  標(biāo)簽： Altera FPGA DE1 序列

  上傳時(shí)間： 2016-05-19

  上傳用戶：趙云興

• 這是一個(gè)在FPGA上實(shí)現(xiàn)CRC算法的程序免費(fèi)下載

  資源簡(jiǎn)介：這是一個(gè)在FPGA上實(shí)現(xiàn)CRC算法的程序，包含了CRC-8,CRC-12,CRC-16,CRC-CCIT,CRC-32一共五種校驗(yàn)形式。

  標(biāo)簽： FPGA CRC 算法 程序

  上傳時(shí)間： 2016-09-28

  上傳用戶：123456wh

• 8051MCU在FPGA上實(shí)現(xiàn)的源代碼免費(fèi)下載

  資源簡(jiǎn)介：8051MCU在FPGA上實(shí)現(xiàn)的源代碼，用VHDL語(yǔ)言編寫

  標(biāo)簽： 8051 FPGA MCU 源代碼

  上傳時(shí)間： 2016-10-28

  上傳用戶：lht618

• 在FPGA上實(shí)現(xiàn)的出租車計(jì)價(jià)器VHDL源代碼 能實(shí)現(xiàn)里程計(jì)價(jià)、誤時(shí)計(jì)價(jià)等功能免費(fèi)下載

  資源簡(jiǎn)介：在FPGA上實(shí)現(xiàn)的出租車計(jì)價(jià)器VHDL源代碼 能實(shí)現(xiàn)里程計(jì)價(jià)、誤時(shí)計(jì)價(jià)等功能

  標(biāo)簽： FPGA VHDL 出租車計(jì)價(jià)器 源代碼

  上傳時(shí)間： 2017-02-04

  上傳用戶：helmos

• 一個(gè)簡(jiǎn)單的在FPGA上實(shí)現(xiàn)循環(huán)跑馬燈的程序免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)簡(jiǎn)單的在FPGA上實(shí)現(xiàn)循環(huán)跑馬燈的程序

  標(biāo)簽： FPGA 循環(huán) 跑馬燈 程序

  上傳時(shí)間： 2013-12-17

  上傳用戶：15736969615

• FPGA上實(shí)現(xiàn)的最小是0.5分頻的任意分頻器免費(fèi)下載

  資源簡(jiǎn)介：FPGA上實(shí)現(xiàn)的最小是0.5分頻的任意分頻器

  標(biāo)簽： FPGA 0.5 分頻 分頻器

  上傳時(shí)間： 2017-03-24

  上傳用戶：417313137

• FPGA上實(shí)現(xiàn)的動(dòng)平衡檢測(cè)模塊免費(fèi)下載

  資源簡(jiǎn)介：FPGA上實(shí)現(xiàn)的動(dòng)平衡檢測(cè)模塊，只需要一編碼器就可以

  標(biāo)簽： FPGA 動(dòng)平衡 檢測(cè)模塊

  上傳時(shí)間： 2017-03-24

  上傳用戶：ayfeixiao

• 基于vhdl的數(shù)字鬧鐘的設(shè)計(jì)。可實(shí)現(xiàn)計(jì)時(shí)、鬧鐘、調(diào)節(jié)時(shí)間功能。可以在FPGA上實(shí)現(xiàn)。免費(fèi)下載

  資源簡(jiǎn)介：基于vhdl的數(shù)字鬧鐘的設(shè)計(jì)。可實(shí)現(xiàn)計(jì)時(shí)、鬧鐘、調(diào)節(jié)時(shí)間功能。可以在FPGA上實(shí)現(xiàn)。

  標(biāo)簽： vhdl FPGA 數(shù)字鬧鐘 計(jì)時(shí)

  上傳時(shí)間： 2014-08-07

  上傳用戶：qwe1234

• 在LPC2103上實(shí)現(xiàn)簡(jiǎn)單的TCP應(yīng)用,開發(fā)環(huán)境Keil MDK免費(fèi)下載

  資源簡(jiǎn)介：在LPC2103上實(shí)現(xiàn)簡(jiǎn)單的TCP應(yīng)用,開發(fā)環(huán)境Keil MDK

  標(biāo)簽： 2103 Keil LPC TCP

  上傳時(shí)間： 2017-08-15

  上傳用戶：xyipie

• FPGA上實(shí)現(xiàn)軟核CPU,Nios上的函數(shù)說明詳解,希望對(duì)大家有用。免費(fèi)下載

  資源簡(jiǎn)介：FPGA上實(shí)現(xiàn)軟核CPU,Nios上的函數(shù)說明詳解,希望對(duì)大家有用。

  標(biāo)簽： FPGA Nios CPU 軟核

  上傳時(shí)間： 2013-12-08

  上傳用戶：CSUSheep

• VHDL 基于FPGA 和VGA 接口的應(yīng)用設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：VHDL 基于FPGA 和VGA 接口的應(yīng)用設(shè)計(jì)

  標(biāo)簽： VHDL FPGA VGA 接口

  上傳時(shí)間： 2013-08-09

  上傳用戶：15071087253

• 在FPGA上實(shí)現(xiàn)H_264AVC視頻編碼標(biāo)準(zhǔn)免費(fèi)下載

  資源簡(jiǎn)介：在FPGA上實(shí)現(xiàn)H_264AVC視頻編碼標(biāo)準(zhǔn)

  標(biāo)簽： FPGA 264 AVC 視頻編碼

  上傳時(shí)間： 2013-08-20

  上傳用戶：ZZJ886

• 在FPGA上實(shí)現(xiàn)H_264AVC視頻編碼標(biāo)準(zhǔn)資料免費(fèi)下載

  資源簡(jiǎn)介：在FPGA上實(shí)現(xiàn)H_264AVC視頻編碼標(biāo)準(zhǔn)資料

  標(biāo)簽： FPGA 264 AVC 視頻編碼

  上傳時(shí)間： 2013-08-31

  上傳用戶：1477849018@qq.com

• 430上實(shí)現(xiàn)簡(jiǎn)單的web服務(wù)器免費(fèi)下載

  資源簡(jiǎn)介：430上實(shí)現(xiàn)簡(jiǎn)單的web服務(wù)器，基于freertOS2.5，freertOS應(yīng)用的好例子

  標(biāo)簽： 430 web 服務(wù)器

  上傳時(shí)間： 2014-01-16

  上傳用戶：362279997