久久久久97,91精品视频免费,亚洲天天综合

三端口

三端口輸入

三端口輸入，同步脈沖信號檢測器，精確實現輸入信號的定位

標簽： 三端口 輸入

上傳時間： 2013-12-05

上傳用戶：金宜
Overview是Linux,FreeBSD,UNIX,Windows下的網絡掃描和嗅探工具包,其基本功能有三個,一是探測一組主機是否在線其次是掃描主機端口,嗅探所提供的網絡服務還可以推斷主機

Overview是Linux,FreeBSD,UNIX,Windows下的網絡掃描和嗅探工具包,其基本功能有三個,一是探測一組主機是否在線其次是掃描主機端口,嗅探所提供的網絡服務還可以推斷主機所用的操作系統

標簽： Overview FreeBSD Windows Linux

上傳時間： 2016-06-27

上傳用戶：maizezhen
實驗一路由器的命令行界面配置 2 實驗二路由器的全局配置 4 實驗三路由器端口的基本配置 6 實驗四查看路由器的系統和配置信息 9 實驗五靜態路由 11 實驗六 RIP

實驗一路由器的命令行界面配置 2 實驗二路由器的全局配置 4 實驗三路由器端口的基本配置 6 實驗四查看路由器的系統和配置信息 9 實驗五靜態路由 11 實驗六 RIP 路由協議 17 實驗七 OSPF單區域 25 實驗八利用IP標準訪問列表進行網絡流量的控制 32

標簽： 實驗路由器 RIP 11

上傳時間： 2017-04-22

上傳用戶：498732662
FPGA可配置端口電路的設計.rar

可配置端口電路是FPGA芯片與外圍電路連接關鍵的樞紐，它有諸多功能：芯片與芯片在數據上的傳遞(包括對輸入信號的采集和輸出信號輸出)，電壓之間的轉換，對外圍芯片的驅動，完成對芯片的測試功能以及對芯片電路保護等。本文采用了自頂向下和自下向上的設計方法，依據可配置端口電路能實現的功能和工作原理，運用Cadence的設計軟件，結合華潤上華0.5μm的工藝庫，設計了一款性能、時序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個方面的內容： 1.基于端口電路信號寄存器的采集和輸出方式，本論文設計的端口電路可以通過配置將它設置成單沿或者雙沿的觸發方式[7]，并完成了Verilog XL和Hspiee的功能和時序仿真，且建立時間小于5ns和保持時間在0ns左右。和xilinx4006e[8]相比較滿足設計的要求。 2.基于TAP Controller的工作原理及它對16種狀態機轉換的控制，對16種狀態機的轉換完成了行為級描述和實現了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對觸發器級聯的構架這一特點，設計了一款邊界掃描電路，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。達到對芯片電路測試設計的要求。 4.對于端口電路來講，有時需要將從CLB中的輸出數據實現異或、同或、與以及或的功能，為此本文采用二次函數輸出的電路結構來實現以上的功能，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。滿足設計要求。 5.對于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據設置不同的上、下MOS管尺寸來調整電路的中點電壓，將端口電路設計成3.3V和5V兼容的電路，通過仿真性能上已完全達到這一要求。此外，在輸入端口處加上擴散電阻R和電容C組成噪聲濾波電路，這個電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時不影響電路正常工作的范圍內，具有三態控制和驅動大負載的功能。通過對管子尺寸的大小設置和驅動大小的仿真表明：在實現TTL高電平輸出時，最大的驅動電流達到170mA，而對應的xilinx4006e的TTL高電平最大驅動電流為140mA[8]；同樣，在實現CMOS高電平最大驅動電流達到200mA,而xilinx4006e的CMOS驅動電流達到170[8]mA。 7.與xilinx4006e端口電路相比，在延時和面積以及功耗略大的情況下，本論文研究設計的端口電路增加了雙沿觸發、將輸出數據實現二次函數的輸出方式、通過添加譯碼器將配置端口的數目減少的新的功能，且驅動能力更加強大。

標簽： FPGA 可配置端口

上傳時間： 2013-07-20

上傳用戶：頂得柱
FPGA可配置端口電路的設計

可配置端口電路是FPGA芯片與外圍電路連接關鍵的樞紐，它有諸多功能：芯片與芯片在數據上的傳遞(包括對輸入信號的采集和輸出信號輸出)，電壓之間的轉換，對外圍芯片的驅動，完成對芯片的測試功能以及對芯片電路保護等。本文采用了自頂向下和自下向上的設計方法，依據可配置端口電路能實現的功能和工作原理，運用Cadence的設計軟件，結合華潤上華0.5μm的工藝庫，設計了一款性能、時序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個方面的內容： 1.基于端口電路信號寄存器的采集和輸出方式，本論文設計的端口電路可以通過配置將它設置成單沿或者雙沿的觸發方式[7]，并完成了Verilog XL和Hspiee的功能和時序仿真，且建立時間小于5ns和保持時間在0ns左右。和xilinx4006e[8]相比較滿足設計的要求。 2.基于TAP Controller的工作原理及它對16種狀態機轉換的控制，對16種狀態機的轉換完成了行為級描述和實現了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對觸發器級聯的構架這一特點，設計了一款邊界掃描電路，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。達到對芯片電路測試設計的要求。 4.對于端口電路來講，有時需要將從CLB中的輸出數據實現異或、同或、與以及或的功能，為此本文采用二次函數輸出的電路結構來實現以上的功能，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。滿足設計要求。 5.對于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據設置不同的上、下MOS管尺寸來調整電路的中點電壓，將端口電路設計成3.3V和5V兼容的電路，通過仿真性能上已完全達到這一要求。此外，在輸入端口處加上擴散電阻R和電容C組成噪聲濾波電路，這個電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時不影響電路正常工作的范圍內，具有三態控制和驅動大負載的功能。通過對管子尺寸的大小設置和驅動大小的仿真表明：在實現TTL高電平輸出時，最大的驅動電流達到170mA，而對應的xilinx4006e的TTL高電平最大驅動電流為140mA[8]；同樣，在實現CMOS高電平最大驅動電流達到200mA,而xilinx4006e的CMOS驅動電流達到170[8]mA。 7.與xilinx4006e端口電路相比，在延時和面積以及功耗略大的情況下，本論文研究設計的端口電路增加了雙沿觸發、將輸出數據實現二次函數的輸出方式、通過添加譯碼器將配置端口的數目減少的新的功能，且驅動能力更加強大。

標簽： FPGA 可配置端口電路

上傳時間： 2013-06-03

上傳用戶：aa54
通知: 選修《信息安全》的同學請注意了,本課已停課了,不再上了,期末成績是以交作業的形式來考核,作業有2個,少交一個將不會及格. 1.編程題: 用任何一種語言編寫一個掃描器,掃描形式不限,必須能對端口

通知: 選修《信息安全》的同學請注意了,本課已停課了,不再上了,期末成績是以交作業的形式來考核,作業有2個,少交一個將不會及格. 1.編程題: 用任何一種語言編寫一個掃描器,掃描形式不限,必須能對端口進行掃描,如果覺的能力有限的同學,可以選擇本書第三章,課后的任意一道編程題來做.(本題編好以后，用郵件的形式發給他,E-mail:gyx317@21cn.com,郵件的主題請寫清楚學院、01級、學號、姓名

標簽： 信息安全編程編寫掃描器

上傳時間： 2014-12-04

上傳用戶：zhouchang199
采用Intel8255端口數據線與上圖除IN0~IN7之外的引線連接。程序步驟： (1)根據模擬信號輸入連線方式(跳線JP10與電位器１相連

采用Intel8255端口數據線與上圖除IN0~IN7之外的引線連接。程序步驟： (1)根據模擬信號輸入連線方式(跳線JP10與電位器１相連，若JP10上跳線摘掉，可將電位器２作模擬信號輸入)，選擇模擬通路，即選定addC,addB,accA組成三位二進制數據； (2)同時使START和ALE有效，使ADC0809選擇相應模擬信號并轉換； (3)等待EOC出現高電平； (4)使OE為高電平，即允許從ADC0809讀出數據

標簽： Intel 8255 IN 10

上傳時間： 2016-08-01

上傳用戶：rishian
LM317三端可調穩壓器 PDF版

LM317三端可調穩壓器 PDF版

標簽： 317 LM 三端

上傳時間： 2013-06-04

上傳用戶：eeworm
LM317三端可調穩壓器-10頁-0.8M-PDF版.pdf

專輯類-實用電子技術專輯-385冊-3.609G LM317三端可調穩壓器-10頁-0.8M-PDF版.pdf

標簽： M-PDF 317 0.8

上傳時間： 2013-08-01

上傳用戶：LIKE
FPGA中多標準可編程IO端口的設計.rar

現場可編程門陣列(FPGA，Field Programmable Gate Array)是可編程邏輯器件的一種，它的出現是隨著微電子技術的發展，設計與制造集成電路的任務已不完全由半導體廠商來獨立承擔。系統設計師們更愿意自己設計專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設計周期盡可能短，最好是在實驗室里就能設計出合適的ASIC芯片，并且立即投入實際應用之中。現在，FPGA已廣泛地運用于通信領域、消費類電子和車用電子。本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內部進行邏輯功能的實現并把結果輸出給外部電路，并且根據需要可以進行配置來支持多種不同的接口標準。FPGA允許使用者通過不同編程來配置實現各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標準的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標準的選擇、輸出驅動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。本文是關于FPGA中多標準兼容可編程輸入輸出電路(Input/Output Block)的設計和實現，該課題是成都華微電子系統有限公司FPGA大項目中的一子項，目的為在更新的工藝水平上設計出能夠兼容單端標準的I/O電路模塊；同時針對以前設計的I/O模塊不支持雙端標準的缺點，要求新的電路模塊中擴展出雙端標準的部分。文中以低壓雙端差分標準(LVDS)為代表構建雙端標準收發轉換電路，與單端標準比較，LVDS具有很多優點： (1)LVDS傳輸的信號擺幅小，從而功耗低，一般差分線上電流不超過4mA，負載阻抗為100Ω。這一特征使它適合做并行數據傳輸。 (2)LVDS信號擺幅小，從而使得該結構可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內變化，也就是說LVDS允許收發兩端地電勢有±1V的落差。本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發軟件ISE，設計完成了可以用于Virtex系列各低端型號FPGA的IOB結構，它有靈活的可配置性和出色的適應能力，能支持大量的I/O標準，其中包括單端標準，也包括雙端標準如LVDS等。它具有適應性的優點、可選的特性和考慮到被文件描述的硬件結構特征，這些特點可以改進和簡化系統級的設計，為最終的產品設計和生產打下基礎。設計中對包括20種IO標準在內的各電器參數按照用戶手冊描述進行仿真驗證，性能參數已達到預期標準。

標簽： FPGA 標準可編程

上傳時間： 2013-05-15

上傳用戶：shawvi

<pre id="o2g4m"></pre>

<bdo id="o2g4m"></bdo>

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

三端口

三端口輸入

Overview是Linux,FreeBSD,UNIX,Windows下的網絡掃描和嗅探工具包,其基本功能有三個,一是探測一組主機是否在線其次是掃描主機端口,嗅探所提供的網絡服務還可以推斷主機

實驗一路由器的命令行界面配置 2 實驗二路由器的全局配置 4 實驗三路由器端口的基本配置 6 實驗四查看路由器的系統和配置信息 9 實驗五靜態路由 11 實驗六 RIP

FPGA可配置端口電路的設計.rar

FPGA可配置端口電路的設計

通知: 選修《信息安全》的同學請注意了,本課已停課了,不再上了,期末成績是以交作業的形式來考核,作業有2個,少交一個將不會及格. 1.編程題: 用任何一種語言編寫一個掃描器,掃描形式不限,必須能對端口

采用Intel8255端口數據線與上圖除IN0~IN7之外的引線連接。程序步驟： (1)根據模擬信號輸入連線方式(跳線JP10與電位器１相連

LM317三端可調穩壓器 PDF版

LM317三端可調穩壓器-10頁-0.8M-PDF版.pdf

FPGA中多標準可編程IO端口的設計.rar