欧美另类高清视频在线,免费av不卡在线观看,成人疯狂猛交xxx

三端穩(wěn)壓器

第三章-GE-FANUC-PLC-指令集-一-繼電器指令.pdf

專(zhuān)輯類(lèi)-實(shí)用電子技術(shù)專(zhuān)輯-385冊(cè)-3.609G 第三章-GE-FANUC-PLC-指令集-一-繼電器指令.pdf

標(biāo)簽： GE-FANUC-PLC 指令集指令

上傳時(shí)間： 2013-06-18

上傳用戶(hù)：LIKE
三磁道磁卡讀存器的設(shè)計(jì).rar

該系統(tǒng)是一款磁卡閱讀存儲(chǔ)器，根據(jù)用戶(hù)要求解決了普通閱讀器只能實(shí)時(shí)連接計(jì)算機(jī)，不能單獨(dú)使用的問(wèn)題。而且針對(duì)作為特殊用途的磁卡，要求三道磁道都記錄數(shù)據(jù)，并且第三磁道記錄格式與標(biāo)準(zhǔn)規(guī)定的記錄格式不同時(shí)，系統(tǒng)配套的應(yīng)用程序?qū)ζ渥隽苏_譯碼、顯示。 @@ 整個(gè)系統(tǒng)包括單片機(jī)控制的閱讀存儲(chǔ)器硬件部分，和配套使用的計(jì)算機(jī)界面應(yīng)用程序軟件部分。其中硬件電路包括磁條譯碼芯片、外部存儲(chǔ)器芯片、串口電平轉(zhuǎn)換芯片等等，所有的工作過(guò)程都是由單片機(jī)控制。我們這里選用紫外線擦除的87C52單片機(jī)，電路使用的集成電路芯片都是采用SMT封裝器件，極大縮小了讀存器的體積，使用簡(jiǎn)單，攜帶方便。 @@ 磁條譯碼芯片采用的是中青科技有限公司出品的M3-230.LQ F/2F解碼器集成電路。該IC實(shí)現(xiàn)了磁信號(hào)到電信號(hào)的轉(zhuǎn)換。外部存儲(chǔ)器則是使用的8K Bytes的24LC65集成芯片，擴(kuò)展8片，總?cè)萘窟_(dá)到8×8K。 @@ MAXIM公司出品的MAX232實(shí)現(xiàn)了單片機(jī)TTL電平到RS232接口電平的轉(zhuǎn)換，從而與計(jì)算機(jī)串口實(shí)現(xiàn)硬件連接。 @@ 計(jì)算機(jī)界面顯示程序采用當(dāng)今使用最廣的面向?qū)ο缶幊陶Z(yǔ)言Visual Basic 6.0版本(以后簡(jiǎn)稱(chēng)VB)，并且使用VB帶有的串口通信控件MScomm，通過(guò)設(shè)置其屬性，使其和下位機(jī)單片機(jī)協(xié)議保持一致，進(jìn)而進(jìn)行正確的串口通信。關(guān)于磁道上數(shù)據(jù)記錄的譯碼，則是通過(guò)對(duì)每條磁道上數(shù)據(jù)記錄進(jìn)行多次實(shí)驗(yàn)，認(rèn)真分析，進(jìn)而得到了各條磁道各自的編碼規(guī)則，按照其規(guī)則對(duì)其譯碼顯示。這部分程序也是通過(guò)VB編程語(yǔ)言實(shí)現(xiàn)的。另外，計(jì)算機(jī)應(yīng)用程序部分還實(shí)現(xiàn)了對(duì)下位機(jī)讀存器的擦除控制。 @@關(guān)鍵詞：磁卡，閱讀存儲(chǔ)器，單片機(jī)，串口通信，track3數(shù)據(jù)譯碼

標(biāo)簽： 磁道磁卡

上傳時(shí)間： 2013-08-05

上傳用戶(hù)：黃華強(qiáng)
基于電壓源換流器的高壓直流輸電系統(tǒng)控制策略研究.rar

作為新一代直流輸電技術(shù)，基于電壓源換流器的高壓直流輸電憑借其獨(dú)特的技術(shù)優(yōu)點(diǎn)取得了飛速的發(fā)展，并已在新能源發(fā)電系統(tǒng)聯(lián)網(wǎng)、電網(wǎng)非同步互聯(lián)、無(wú)源系統(tǒng)供電、無(wú)功補(bǔ)償?shù)葓?chǎng)合得到實(shí)際工程應(yīng)用。在我國(guó)，VSC-HVDC的研究尚處于起步階段。本論文著重開(kāi)展了VSC-HVDC技術(shù)的數(shù)學(xué)建模和控制策略的研究。論文的主要工作和取得的創(chuàng)新性成果如下： 1．建立了系統(tǒng)標(biāo)么值模型，分析了VSC-HVDC的運(yùn)行原理和穩(wěn)態(tài)功率特性。明確了系統(tǒng)主電路參數(shù)對(duì)運(yùn)行特性的影響，在此基礎(chǔ)上提出了一種功率定義下的換流電抗、直流電壓和直流電容以及頻域下的交流濾波器參數(shù)設(shè)計(jì)方法。 2．設(shè)計(jì)了一種基于無(wú)差拍控制的VSC-HVDC直接電流離散控制器。針對(duì)控制系統(tǒng)存在的VSC電壓輸出能力限制、PI控制器積分飽和現(xiàn)象和離散采樣時(shí)間延遲問(wèn)題，提出了相應(yīng)的解決方法，推導(dǎo)了其電流內(nèi)環(huán)控制器與功率外環(huán)離散控制器的設(shè)計(jì)原則。 3．推導(dǎo)了換流站網(wǎng)側(cè)與VSC交流側(cè)功率節(jié)點(diǎn)以及換流電抗與損耗電阻上的瞬時(shí)功率方程，在此基礎(chǔ)上提出了一種換流站網(wǎng)側(cè)功率節(jié)點(diǎn)控制并補(bǔ)償換流電抗與損耗電阻消耗二倍頻功率的不平衡控制策略，設(shè)計(jì)了該控制策略下的雙序矢量控制器模型。同時(shí)針對(duì)傳統(tǒng)dq軟件鎖相環(huán)在電壓不平衡時(shí)鎖相速度慢的缺點(diǎn)，提出了一種基于前置相序分解的頻率自適應(yīng)dq鎖相環(huán)，提高了不平衡控制算法的動(dòng)態(tài)性能與穩(wěn)態(tài)特性。 4．對(duì)VSC閥在交流電網(wǎng)低電壓故障下的過(guò)流現(xiàn)象進(jìn)行分析并提出了一種考慮正負(fù)序分量影響的指令電流限制器，保證了故障限流效果。分析比較了VSC閥電流裕度穿越法和指令電流限制器穿越法的特性，在此基礎(chǔ)上提出一種結(jié)合正負(fù)序指令電流限制器與控制模式切換的交流電網(wǎng)低電壓穿越控制方法，從而解決交流電網(wǎng)低電壓故障時(shí)系統(tǒng)穩(wěn)定與VSC過(guò)流問(wèn)題。 5．在分析現(xiàn)有VSC-HVDC拓?fù)涞幕A(chǔ)上，從降低電力電子器件直接串聯(lián)數(shù)目、器件開(kāi)關(guān)頻率和簡(jiǎn)化主電路拓?fù)浣Y(jié)構(gòu)三個(gè)方面出發(fā)，將傳統(tǒng)直流輸電中常用的變壓器隔離式多模塊結(jié)構(gòu)引入VSC-HVDC系統(tǒng)，并針對(duì)該模塊級(jí)聯(lián)式拓?fù)涮岢鲆环N系統(tǒng)協(xié)調(diào)控制與模塊獨(dú)立運(yùn)行相結(jié)合的新型控制策略。針對(duì)該拓?fù)湎滤投苏敬嬖诘母髂K直流側(cè)電容電壓均衡問(wèn)題，提出了一種基于有功分量調(diào)節(jié)的直流側(cè)電壓控制方法。

標(biāo)簽： 電壓源換流器控制策略

上傳時(shí)間： 2013-06-03

上傳用戶(hù)：lw4463301
LLC諧振DCDC變換器的研究.rar

隨著信息技術(shù)的發(fā)展，通信和計(jì)算機(jī)等領(lǐng)域的DC/DC電源變換技術(shù)在電源行業(yè)占有很重要的市場(chǎng)。為了能滿(mǎn)足電源系統(tǒng)良好的性能和可靠性，分布電源系統(tǒng)(DPS)被廣泛應(yīng)用于電信、計(jì)算機(jī)等領(lǐng)域。DPS具有模塊化，可靠性和維護(hù)性等優(yōu)點(diǎn)。本文討論了軟開(kāi)關(guān)技術(shù)的種類(lèi)和發(fā)展趨勢(shì)，介紹了三種傳統(tǒng)的軟開(kāi)關(guān)諧振變換器，通過(guò)理論分析和仿真，總結(jié)了三種傳統(tǒng)諧振變換器的優(yōu)缺點(diǎn)。在此基礎(chǔ)上，設(shè)計(jì)了一種新型的LLC串聯(lián)諧振變換器。此變換器可實(shí)現(xiàn)原邊開(kāi)關(guān)管在零電壓條件下開(kāi)通、輸出端的整流管零電流條件下關(guān)斷，因而可實(shí)現(xiàn)極高的轉(zhuǎn)換效率。由于電路充分地利用了變壓器的勵(lì)磁電感和開(kāi)關(guān)管的寄生參數(shù)，可使變換器在寬輸入電壓范圍和全負(fù)載下實(shí)現(xiàn)軟開(kāi)關(guān)。此外，利用變壓器漏感和功率MOS管的寄生電容進(jìn)行諧振，可有效地降低輸出整流管的電壓應(yīng)力，提高抗EMI的性能。因此，在相同的設(shè)計(jì)規(guī)格下，LLC諧振變換器可以選取電壓和電流等較低的功率開(kāi)關(guān)管和整流二極管，進(jìn)而減小開(kāi)發(fā)成本。結(jié)合PSPICE仿真和實(shí)驗(yàn)調(diào)試，論文詳細(xì)介紹了LLC串聯(lián)諧振變換器工作原理，詳細(xì)討論了諧振參數(shù)、輸入電壓和負(fù)載對(duì)變換器性能的影響；根據(jù)參數(shù)設(shè)計(jì)步驟和特性分析，設(shè)計(jì)了LLC串聯(lián)諧振變換器各組成電路；最后設(shè)計(jì)了24V/8A-200KHz的DC/DC電源模塊，通過(guò)實(shí)驗(yàn)，其結(jié)果驗(yàn)證了該拓?fù)湓谌?fù)載下均能實(shí)現(xiàn)軟開(kāi)關(guān)，效率高等良好特性。

標(biāo)簽： DCDC LLC 諧振

上傳時(shí)間： 2013-05-20

上傳用戶(hù)：dialouch
FPGA可配置端口電路的設(shè)計(jì).rar

可配置端口電路是FPGA芯片與外圍電路連接關(guān)鍵的樞紐，它有諸多功能：芯片與芯片在數(shù)據(jù)上的傳遞(包括對(duì)輸入信號(hào)的采集和輸出信號(hào)輸出)，電壓之間的轉(zhuǎn)換，對(duì)外圍芯片的驅(qū)動(dòng)，完成對(duì)芯片的測(cè)試功能以及對(duì)芯片電路保護(hù)等。本文采用了自頂向下和自下向上的設(shè)計(jì)方法，依據(jù)可配置端口電路能實(shí)現(xiàn)的功能和工作原理，運(yùn)用Cadence的設(shè)計(jì)軟件，結(jié)合華潤(rùn)上華0.5μm的工藝庫(kù)，設(shè)計(jì)了一款性能、時(shí)序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個(gè)方面的內(nèi)容： 1.基于端口電路信號(hào)寄存器的采集和輸出方式，本論文設(shè)計(jì)的端口電路可以通過(guò)配置將它設(shè)置成單沿或者雙沿的觸發(fā)方式[7]，并完成了Verilog XL和Hspiee的功能和時(shí)序仿真，且建立時(shí)間小于5ns和保持時(shí)間在0ns左右。和xilinx4006e[8]相比較滿(mǎn)足設(shè)計(jì)的要求。 2.基于TAP Controller的工作原理及它對(duì)16種狀態(tài)機(jī)轉(zhuǎn)換的控制，對(duì)16種狀態(tài)機(jī)的轉(zhuǎn)換完成了行為級(jí)描述和實(shí)現(xiàn)了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對(duì)觸發(fā)器級(jí)聯(lián)的構(gòu)架這一特點(diǎn)，設(shè)計(jì)了一款邊界掃描電路，并運(yùn)用Verilog XL和Hspiee對(duì)它進(jìn)行了功能和時(shí)序的仿真。達(dá)到對(duì)芯片電路測(cè)試設(shè)計(jì)的要求。 4.對(duì)于端口電路來(lái)講，有時(shí)需要將從CLB中的輸出數(shù)據(jù)實(shí)現(xiàn)異或、同或、與以及或的功能，為此本文采用二次函數(shù)輸出的電路結(jié)構(gòu)來(lái)實(shí)現(xiàn)以上的功能，并運(yùn)用Verilog XL和Hspiee對(duì)它進(jìn)行了功能和時(shí)序的仿真。滿(mǎn)足設(shè)計(jì)要求。 5.對(duì)于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據(jù)設(shè)置不同的上、下MOS管尺寸來(lái)調(diào)整電路的中點(diǎn)電壓，將端口電路設(shè)計(jì)成3.3V和5V兼容的電路，通過(guò)仿真性能上已完全達(dá)到這一要求。此外，在輸入端口處加上擴(kuò)散電阻R和電容C組成噪聲濾波電路，這個(gè)電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時(shí)不影響電路正常工作的范圍內(nèi)，具有三態(tài)控制和驅(qū)動(dòng)大負(fù)載的功能。通過(guò)對(duì)管子尺寸的大小設(shè)置和驅(qū)動(dòng)大小的仿真表明：在實(shí)現(xiàn)TTL高電平輸出時(shí)，最大的驅(qū)動(dòng)電流達(dá)到170mA，而對(duì)應(yīng)的xilinx4006e的TTL高電平最大驅(qū)動(dòng)電流為140mA[8]；同樣，在實(shí)現(xiàn)CMOS高電平最大驅(qū)動(dòng)電流達(dá)到200mA,而xilinx4006e的CMOS驅(qū)動(dòng)電流達(dá)到170[8]mA。 7.與xilinx4006e端口電路相比，在延時(shí)和面積以及功耗略大的情況下，本論文研究設(shè)計(jì)的端口電路增加了雙沿觸發(fā)、將輸出數(shù)據(jù)實(shí)現(xiàn)二次函數(shù)的輸出方式、通過(guò)添加譯碼器將配置端口的數(shù)目減少的新的功能，且驅(qū)動(dòng)能力更加強(qiáng)大。

標(biāo)簽： FPGA 可配置端口

上傳時(shí)間： 2013-07-20

上傳用戶(hù)：頂?shù)弥?/p>
三菱PLC及變頻器在水廠的應(yīng)用

本文通過(guò)分析自來(lái)水廠對(duì)控制系統(tǒng)的功能要求，主要介紹了三菱自動(dòng)化的PLC及變頻器在自來(lái)水廠的應(yīng)用，以及與FIX組態(tài)軟件構(gòu)成的自控系統(tǒng)。關(guān)鍵詞：PLC，變頻器，組態(tài)軟件Abstract:

標(biāo)簽： PLC 三菱變頻器

上傳時(shí)間： 2013-04-24

上傳用戶(hù)：sssl
新型并行Turbo編譯碼器的FPGA實(shí)現(xiàn)

可靠通信要求消息從信源到信宿盡量無(wú)誤傳輸，這就要求通信系統(tǒng)具有很好的糾錯(cuò)能力，如使用差錯(cuò)控制編碼。自仙農(nóng)定理提出以來(lái)，先后有許多糾錯(cuò)編碼被相繼提出，例如漢明碼，BCH碼和RS碼等，而C。Berrou等人于1993年提出的Turbo碼以其優(yōu)異的糾錯(cuò)性能成為通信界的一個(gè)里程碑。然而，Turbo碼迭代譯碼復(fù)雜度大，導(dǎo)致其譯碼延時(shí)大，故而在工程中的應(yīng)用受到一定限制，而并行Turbo譯碼可以很好地解決上述問(wèn)題。本論文的主要工作是通過(guò)硬件實(shí)現(xiàn)一種基于幀分裂和歸零處理的新型并行Turbo編譯碼算法。論文提出了一種基于多端口存儲(chǔ)器的并行子交織器解決方法，很好地解決了并行訪問(wèn)存儲(chǔ)器沖突的問(wèn)題。本論文在現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)平臺(tái)上實(shí)現(xiàn)了一種基于幀分裂和籬笆圖歸零處理的并行Turbo編譯碼器。所實(shí)現(xiàn)的并行Turbo編譯碼器在時(shí)鐘頻率為33MHz，幀長(zhǎng)為1024比特，并行子譯碼器數(shù)和最大迭代次數(shù)均為4時(shí)，可支持8.2Mbps的編譯碼數(shù)掘吞吐量，而譯碼時(shí)延小于124us。本文還使用EP2C35FPGA芯片設(shè)計(jì)了系統(tǒng)開(kāi)發(fā)板。該開(kāi)發(fā)板可提供高速以太網(wǎng)MAC／PHY和PCI接口，很好地滿(mǎn)足了通信系統(tǒng)需求。系統(tǒng)測(cè)試結(jié)果表明，本文所實(shí)現(xiàn)的并行Turbo編譯碼器及其開(kāi)發(fā)板運(yùn)行正確、有效且可靠。本論文主要分為五章，第一章為緒論，介紹Turbo碼背景和硬件實(shí)現(xiàn)相關(guān)技術(shù)。第二章為基于幀分裂和歸零的并行Turbo編碼的設(shè)計(jì)與實(shí)現(xiàn)，分別介紹了編碼器和譯碼器的RTL設(shè)計(jì)，還提出了一種基于多端口存儲(chǔ)器的并行子交織器和解交織器設(shè)計(jì)。第三章討論了使用NIOS處理器的SOC架構(gòu)，使用SOC架構(gòu)處理系統(tǒng)和基于NIOSII處理器和uC／0S一2操作系統(tǒng)的架構(gòu)。第四章介紹了FPGA系統(tǒng)開(kāi)發(fā)板設(shè)計(jì)與調(diào)試的一些工作。最后一章為本文總結(jié)及其展望。

標(biāo)簽： Turbo FPGA 并行編譯碼器

上傳時(shí)間： 2013-04-24

上傳用戶(hù)：ziyu_job1234
實(shí)時(shí)三維信息獲取系統(tǒng)

三維彩色信息獲取系統(tǒng)目的是獲取對(duì)象的三維空間坐標(biāo)和顏色信息。它是計(jì)算機(jī)視覺(jué)研究的重要內(nèi)容，也是當(dāng)前信息科學(xué)研究中的一個(gè)重要熱點(diǎn)。本文首先介紹了三維信息獲取技術(shù)的意義和實(shí)時(shí)可重構(gòu)三維激光彩色信息獲取系統(tǒng)總體方案。該方案合理劃分了系統(tǒng)的圖像處理任務(wù)，充分地利用了擁有的硬、軟件資源。闡述了基于FPGA處理器的硬件系統(tǒng)結(jié)構(gòu)及其工作原理和系統(tǒng)工作時(shí)序。本文還研究了圖像處理系統(tǒng)中的數(shù)字邏輯設(shè)計(jì)，總結(jié)出了較完整、規(guī)范化的設(shè)計(jì)流程和方法，介紹了從圖像處理算法到可編程邏輯器件的規(guī)范化映射方法，總結(jié)了在視頻系統(tǒng)中的高級(jí)設(shè)計(jì)技巧，包括并行流水線技術(shù)和循環(huán)結(jié)構(gòu)的硬件實(shí)現(xiàn)方式等。為了說(shuō)明提出的設(shè)計(jì)方法，本文分析了基于自適應(yīng)閾值的結(jié)構(gòu)光條紋中心的方向模板快速檢測(cè)算法的硬件實(shí)現(xiàn)。該算法是把自適應(yīng)閾值法與可變方向模板法相結(jié)合，具有穩(wěn)定性好、精度高、計(jì)算簡(jiǎn)單、數(shù)據(jù)存儲(chǔ)量小、實(shí)現(xiàn)速度快的特點(diǎn)，此外，該方法有利于硬件快速實(shí)現(xiàn)。實(shí)踐證明這種方法是實(shí)用的、有效的。本文的重點(diǎn)在于研制了具有完全自主知識(shí)產(chǎn)權(quán)的實(shí)時(shí)可重構(gòu)三維激光彩色信息獲取系統(tǒng)中視頻圖像處理專(zhuān)用集成電路。該集成電路是實(shí)現(xiàn)系統(tǒng)快速算法的核心，使用現(xiàn)場(chǎng)可編程器FPGA器件EPlK50實(shí)現(xiàn)提取激光線、提取人頭輪廓線和提取中心顏色線算法；該集成電路還要實(shí)現(xiàn)系統(tǒng)所需的控制邏輯。控制部分包括將視頻采集輸出端口信號(hào)轉(zhuǎn)化為RGB真彩色信號(hào)的數(shù)據(jù)鎖存模塊、各FIFO緩存器的輸入輸出控制模塊和系統(tǒng)需要的其它信號(hào)控制模塊。提出提取輪廓線快速算法，即由FPGA處理器與主機(jī)交互式共同快速完成提取人頭正側(cè)影輪廓線算法。該專(zhuān)用集成電路研制是整個(gè)實(shí)時(shí)可重構(gòu)三維激光彩色信息獲取系統(tǒng)實(shí)現(xiàn)的關(guān)鍵。

標(biāo)簽：

上傳時(shí)間： 2013-07-23

上傳用戶(hù)：lguotao
FPGA可配置端口電路的設(shè)計(jì)

可配置端口電路是FPGA芯片與外圍電路連接關(guān)鍵的樞紐，它有諸多功能：芯片與芯片在數(shù)據(jù)上的傳遞(包括對(duì)輸入信號(hào)的采集和輸出信號(hào)輸出)，電壓之間的轉(zhuǎn)換，對(duì)外圍芯片的驅(qū)動(dòng)，完成對(duì)芯片的測(cè)試功能以及對(duì)芯片電路保護(hù)等。本文采用了自頂向下和自下向上的設(shè)計(jì)方法，依據(jù)可配置端口電路能實(shí)現(xiàn)的功能和工作原理，運(yùn)用Cadence的設(shè)計(jì)軟件，結(jié)合華潤(rùn)上華0.5μm的工藝庫(kù)，設(shè)計(jì)了一款性能、時(shí)序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個(gè)方面的內(nèi)容： 1.基于端口電路信號(hào)寄存器的采集和輸出方式，本論文設(shè)計(jì)的端口電路可以通過(guò)配置將它設(shè)置成單沿或者雙沿的觸發(fā)方式[7]，并完成了Verilog XL和Hspiee的功能和時(shí)序仿真，且建立時(shí)間小于5ns和保持時(shí)間在0ns左右。和xilinx4006e[8]相比較滿(mǎn)足設(shè)計(jì)的要求。 2.基于TAP Controller的工作原理及它對(duì)16種狀態(tài)機(jī)轉(zhuǎn)換的控制，對(duì)16種狀態(tài)機(jī)的轉(zhuǎn)換完成了行為級(jí)描述和實(shí)現(xiàn)了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對(duì)觸發(fā)器級(jí)聯(lián)的構(gòu)架這一特點(diǎn)，設(shè)計(jì)了一款邊界掃描電路，并運(yùn)用Verilog XL和Hspiee對(duì)它進(jìn)行了功能和時(shí)序的仿真。達(dá)到對(duì)芯片電路測(cè)試設(shè)計(jì)的要求。 4.對(duì)于端口電路來(lái)講，有時(shí)需要將從CLB中的輸出數(shù)據(jù)實(shí)現(xiàn)異或、同或、與以及或的功能，為此本文采用二次函數(shù)輸出的電路結(jié)構(gòu)來(lái)實(shí)現(xiàn)以上的功能，并運(yùn)用Verilog XL和Hspiee對(duì)它進(jìn)行了功能和時(shí)序的仿真。滿(mǎn)足設(shè)計(jì)要求。 5.對(duì)于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據(jù)設(shè)置不同的上、下MOS管尺寸來(lái)調(diào)整電路的中點(diǎn)電壓，將端口電路設(shè)計(jì)成3.3V和5V兼容的電路，通過(guò)仿真性能上已完全達(dá)到這一要求。此外，在輸入端口處加上擴(kuò)散電阻R和電容C組成噪聲濾波電路，這個(gè)電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時(shí)不影響電路正常工作的范圍內(nèi)，具有三態(tài)控制和驅(qū)動(dòng)大負(fù)載的功能。通過(guò)對(duì)管子尺寸的大小設(shè)置和驅(qū)動(dòng)大小的仿真表明：在實(shí)現(xiàn)TTL高電平輸出時(shí)，最大的驅(qū)動(dòng)電流達(dá)到170mA，而對(duì)應(yīng)的xilinx4006e的TTL高電平最大驅(qū)動(dòng)電流為140mA[8]；同樣，在實(shí)現(xiàn)CMOS高電平最大驅(qū)動(dòng)電流達(dá)到200mA,而xilinx4006e的CMOS驅(qū)動(dòng)電流達(dá)到170[8]mA。 7.與xilinx4006e端口電路相比，在延時(shí)和面積以及功耗略大的情況下，本論文研究設(shè)計(jì)的端口電路增加了雙沿觸發(fā)、將輸出數(shù)據(jù)實(shí)現(xiàn)二次函數(shù)的輸出方式、通過(guò)添加譯碼器將配置端口的數(shù)目減少的新的功能，且驅(qū)動(dòng)能力更加強(qiáng)大。

標(biāo)簽： FPGA 可配置端口電路

上傳時(shí)間： 2013-06-03

上傳用戶(hù)：aa54
三菱變頻器FR-F500說(shuō)明書(shū)

·三菱變頻器FR-F500說(shuō)明書(shū)

標(biāo)簽： FR-F 500 三菱變頻器說(shuō)明書(shū)

上傳時(shí)間： 2013-05-21

上傳用戶(hù)：Alibabgu