圖像處理技術是信息科學中近幾十年來發展最為迅速的學科之一。目前，數字圖像處理技術被廣泛應用于航空航體、通信、醫學及工業生產領域中。圖像處理系統的硬件實現一般來講有三種方式：專用的圖像處理器件主要有專用集成芯片(Application SpecificIntegrated Circuit)、數字信號處理器(Digital Signal Process)和現場可編程門陣列(FieldProgrammable GateArray)以及相關電路組成。它們可以實時高速完成各種圖像處理算法。圖像處理中，低層的圖像預處理的數據量很大，要求處理速度快，但運算結果相對比較簡單。相對于其他兩種系統，基于FPGA的圖像處理系統非常合適用于圖像的預處理。 本文設計了一種基于FPGA的圖像處理系統。它的主要功能有：對攝像頭送來的視頻數據進行采集，并把它數字化；實現中值濾波和邊緣檢測這兩種圖像增強算法；將數字視頻信號轉換為模擬信號。 圖像處理系統由主處理器單元、圖像編碼單元和圖像解碼單元三部分組成。FPGA作為整個系統的核心器件，不僅要模擬出12C總線協議，完成視頻解碼芯片和編碼芯片的初始化；還要對視頻流同步信號提取，實現圖像采集控制，并將圖像信號存儲在SRAM中；圖像增強算法也是在FPGA中實現。采用PHILIPS公司的專用視頻解碼芯片SAA7111A將模擬視頻轉化數字視頻；視頻編碼芯片SAA7121完成數字視頻到模擬視頻的轉化。
上傳時間： 2013-07-19
上傳用戶：標點符號
近年來，計算機圖形學應用越來越廣泛，尤其是三維(3D)繪圖。3D繪圖使用3D模型和各種影像處理產生具有三維空間真實感的影像，應用于虛擬真實情況以及多媒體的產品上，且多半是使用低成本的實時3D計算機繪圖技術為基礎。在初期3D圖形學剛起步時，由于圖形簡單，因此可以利用CPU來運算，但隨著圖形學技術的發展，所要繪制的圖形越來越復雜，這時如果單純依賴CPU來處理，不能達到實時的要求，因此需要專門的硬件來加速圖形處理，GPU(圖形處理單元)因此出現了。不過由于3D圖形加速硬件的復雜性和短壽命，這極大地提高了對硬件開發環境的需要。為了更好的對設計進行更改和測試，不能僅僅用專門定制的方法來設計，需要其他的方：硬件描述語言(HDL)和FPGA。 隨著計算機繪圖規模的需要，借助輔助硬件資源，來提高圖形處理單元(GPU)處理速度的需求越來越普遍。自從15年前現場可編程門陣列(FPGA)開始出現以來，其在可編程硬件領域所起的作用越來越大。它們在速度、體積和速度方面都有了很大的提高。這意味著FPGA在以前只能使用專用硬件的場合越來越重要。其中一個應用領域就是3D圖形渲染，在這個研究領域里人們正在利用具有可編程性能的FPGA來幫助改進圖形處理單元(GPU)的性能。 能夠在廉價、可動態重新配置的FPGA上實現復雜算法來輔助硬件設計。本文的設計就是通過在FPGA上實現3維圖形幾何處理管線部分功能來提高圖形處理速度。具體實現中使用硬件描述語言(Verilog HDL)進行邏輯設計，并發現問題解決問題。 本文主要特色如下： 1.針對幾何變換換子系統，提出一種硬件實現方案，該方案能對基本的幾何變換如：平移、縮放、旋轉和投影進行操作。首先構造出總體變換矩陣，隨后進行矩陣乘法運算，再進行投影變換，最后輸出變換座標。提出一種脈動陣列結構，用于兩個矩陣的乘法運算。找到一種快捷的方法來實現矩陣相乘，將能大大提高系統的效率。 2.對于3D圖形裁剪，文中描述了一種裁剪引擎，它能夠處理3D圖形中的裁剪、透視除法以及視口映射的功能。硬件實現的難度取決于裁剪算法的復雜程度。我們在Sutherland-Hodgman裁剪算法的基礎上提出一種新的裁剪算法，該算法通過去除冗余頂點以提高處理速度，同時利用編碼來判斷線段可見性的方法使得硬件實現變得很容易。 3.最后，我們在FPGA上實現了幾何變換以及三維裁剪，并與C語言的模擬結果對比發現結果正確，且三維裁剪能夠以3M個三角形/s的速度運行，滿足了圖形流水中的實時性要求。
上傳時間： 2013-04-24
上傳用戶：yerik
偽隨機序列 (Pseudo-Random Sequence，PRS)廣泛應用于密碼學、擴頻通信、雷達、導航等領域，其設計和分析一直是國際上的研究熱點。混沌序列作為一種性能優良的偽隨機序列，近年來受到越來越多的關注。尋找一種性能更為良好的混沌偽隨機序列(ChaosPseudo Random Sequence，CPRS)并且完成其硬件實現，在理論研究與工程應用上都是十分有價值的。基于切延遲橢圓反射腔映射混沌系統(Tangent-Delay Ellipse Reflecting Cavity map System，TD-ERCS)已被理論分析和測試證明具有良好的密碼學性質。本文介紹了一種基于TD-ERCS構造偽隨機序列發生器 (Pseudo Random SequenceGenerator，PRSG)的新方法；并基于這種方法，提出了以現場可編程門陣列 (Field Programmable Gate Array，FPGA)為平臺的硬件設計實現方案，采用硬件描述語言 (VHSIC Hardware DescriptionLanguage，VHDL )完成了整個系統的設計，通過了仿真與適配，完成了硬件調試；詳細地論述了系統總體框架及內部模塊設計，重點介紹了TD-ERCS算法實現單元的設計，并在系統中設計加入了異步串行接口，完善了整個系統的模塊化，可使系統嵌入到現有的各類密碼系統與設備中；基于FDELPHI編程環境，完成了計算機應用軟件的設計，為使用基于TD-ERCS開發的PRSG硬件產品提供了人機交互界面，也為分析與測試硬件系統產生的CPRS提供了方便；同時依據美國國家標準與技術研究院 (National Institute of Standards andTechnology，NIST)提出的偽隨機序列性能指標，對軟件與硬件系統產生的CPRS進行了標準測試，軟件方法所得序列各項性能指標完全合格，硬件FPGA所得序列僅三項測試未能通過，其原因有待進一步研究。
上傳時間： 2013-06-20
上傳用戶：heart520beat
軟件無線電(SDR，Software Defined Radio)由于具備傳統無線電技術無可比擬的優越性，已成為業界公認的現代無線電通信技術的發展方向。理想的軟件無線電系統強調體系結構的開放性和可編程性，減少靈活性著的硬件電路，把數字化處理(ADC和DAC)盡可能靠近天線，通過軟件的更新改變硬件的配置、結構和功能。目前，直接對射頻(RF)進行采樣的技術尚未實現普及的產品化，而用數字變頻器在中頻進行數字化是普遍采用的方法，其主要思想是，數字混頻器用離散化的單頻本振信號與輸入采樣信號在乘法器中相乘，再經插值或抽取濾波，其結果是，輸入信號頻譜搬移到所需頻帶，數據速率也相應改變，以供后續模塊做進一步處理。數字變頻器在發射設備和接收設備中分別稱為數字上變頻器(DUC，Digital Upper Converter)和數字下變頻器(DDC，Digital Down Converter)，它們是軟件無線電通信設備的關鍵部什。大規模可編程邏輯器件的應用為現代通信系統的設計帶來極大的靈活性。基于FPGA的數字變頻器設計是深受廣大設計人員歡迎的設計手段。本文的重點研究是數字下變頻器(DDC)，然而將它與數字上變頻器(DUC)完全割裂后進行研究顯然是不妥的，因此，本文對數字上變頻器也作適當介紹。 第一章簡要闡述了軟件無線電及數字下變頻的基本概念，介紹了研究背景及所完成的主要研究工作。 第二章介紹了數控振蕩器(NCO)，介紹了兩種實現方法，即基于查找表和基于CORDIC算法的實現。對CORDIc算法作了重點介紹，給出了傳統算法和改進算法，并對基于傳統CORDIC算法的NCO的FPGA實現進行了EDA仿真。 第三章介紹了變速率采樣技術，重點介紹了軟件無線電中廣泛采用的級聯積分梳狀濾波器 (cascaded integratot comb， CIC)和ISOP(Interpolated Second Order Polynomial)補償法，對前者進行了基于Matlab的理論仿真和FPGA實現的EDA仿真，后者只進行了基于Matlab的理論仿真。 第四章介紹了分布式算法和軟件無線電中廣泛采用的半帶(half-band，HB)濾波器，對基于分布式算法的半帶濾波器的FPGA實現進行了EDA仿真，最后簡要介紹了FIR的多相結構。 第五章對數字下變頻器系統進行了噪聲綜合分析，給出了一個噪聲模型。 第六章介紹了數字下變頻器在短波電臺中頻數字化應用中的一個實例，給出了測試結果，重點介紹了下變頻器的：FPGA實現，其對應的VHDL程序收錄在本文最后的附錄中，希望對從事該領域設計的技術人員具有一定參考價值。
上傳時間： 2013-06-09
上傳用戶：szchen2006
三維彩色信息獲取系統目的是獲取對象的三維空間坐標和顏色信息。它是計算機視覺研究的重要內容，也是當前信息科學研究中的一個重要熱點。 本文首先介紹了三維信息獲取技術的意義和實時可重構三維激光彩色信息獲取系統總體方案。該方案合理劃分了系統的圖像處理任務，充分地利用了擁有的硬、軟件資源。闡述了基于FPGA處理器的硬件系統結構及其工作原理和系統工作時序。 本文還研究了圖像處理系統中的數字邏輯設計，總結出了較完整、規范化的設計流程和方法，介紹了從圖像處理算法到可編程邏輯器件的規范化映射方法，總結了在視頻系統中的高級設計技巧，包括并行流水線技術和循環結構的硬件實現方式等。 為了說明提出的設計方法，本文分析了基于自適應閾值的結構光條紋中心的方向模板快速檢測算法的硬件實現。該算法是把自適應閾值法與可變方向模板法相結合，具有穩定性好、精度高、計算簡單、數據存儲量小、實現速度快的特點，此外，該方法有利于硬件快速實現。實踐證明這種方法是實用的、有效的。 本文的重點在于研制了具有完全自主知識產權的實時可重構三維激光彩色信息獲取系統中視頻圖像處理專用集成電路。該集成電路是實現系統快速算法的核心，使用現場可編程器FPGA器件EPlK50實現提取激光線、提取人頭輪廓線和提取中心顏色線算法；該集成電路還要實現系統所需的控制邏輯。控制部分包括將視頻采集輸出端口信號轉化為RGB真彩色信號的數據鎖存模塊、各FIFO緩存器的輸入輸出控制模塊和系統需要的其它信號控制模塊。提出提取輪廓線快速算法，即由FPGA處理器與主機交互式共同快速完成提取人頭正側影輪廓線算法。該專用集成電路研制是整個實時可重構三維激光彩色信息獲取系統實現的關鍵。
標簽：
上傳時間： 2013-07-23
上傳用戶：lguotao
紋理映射在計算機圖形計算中屬于光柵化階段，處理的是像素，主要的特點是數據的吞吐量大，對實時系統來說轉換的速度是一個關鍵的因素，人們尋求各種加速算法來提高運算速度。傳統的方法是用更快的處理器，并行算法或專用硬件。隨著數字技術的發展，尤其是可編程邏輯門陣列(FPGAs)的發展，提供了一種新的加速方法。FPGAs在密度和性能上都有突破性的發展，當前的FPGA芯片已經能夠運算各種圖形算法，而在速度上與專用的圖形卡硬件相同。因此，FPGA芯片非常適合這項工作。 本文主要工作包括以下幾個方面： 1、本文提出了一種MIPmapping紋理映射優化方法，改進了MIPmapping映射細化層次算法及紋理圖像的存儲方式，減少紋理尋址的計算量，提高紋理存儲的相關性。詳細內容請閱讀第三章。 2、提出了一種MIPmapping紋理映射優化方法的硬件實現方案，該方案針對移動設備對功耗和面積的要求，以及分辨率不高的特點，在參數空間到紋理地址的計算中用定點數來實現。詳細內容請閱讀第四章。 3、實現了紋理映射流水線單元紋理地址產生電路，及紋理濾波電路的FPGA設計，并給出設計的綜合和仿真結果。詳細內容請閱讀第五章4、實現了符合IEEE 754單精度標準的乘法、乘累加及除法運算器電路。乘法器采用改進型Booth編碼電路以減少部分積數量，用Wallace對部分積進行壓縮；乘累加器采用multiply-add fused算法，對關鍵路徑進行了優化；除法器為基于改進型泰勒級數展開的查找表結構實現，查找表尺寸只有208字節，電路為固定時延，在電路尺寸、延時及復雜度方面進行了較好的平衡。
上傳時間： 2013-04-24
上傳用戶：yxvideo
軟件無線電(Software Radio)具有高度靈活性、開放性，很容易實現與現有和未來多種電臺的兼容，能最大限度的滿足了互聯互通的要求。而基于多相濾波器組的信道化軟件無線電接收技術以其固有的全概率接收、降采樣速率以及其大幅提高運算速率的能力越來越受到重視。本文主要研究了基于現場可編程門陣列(FPGA)的軟件無線電信道化中頻接收技術設計與實現。 首先介紹了軟件無線電的基本概念以及其發展狀況，深入討論了軟件無線電的基本理論，主要介紹了設計中所用到的帶通采樣技術、信號的抽取技術與多相濾波技術。 然后簡要介紹了信道化中頻接收機的射頻(Radio Frequency，RF)前端接收技術，設置寬中頻超外差接收機射頻前端的設計指標，給出了改進的實信號濾波器組低通型實現結構，并依此推導和建立了實信號多相濾波器組信道化中頻接收機的數學模型。 最后基于EP1S80開發平臺實現了實信號多相濾波器組信道化的中頻接收機。給出了多相濾波器、抽取運算、FFT運算、信道劃分以及復乘運算的設計方案。仿真結果表明，該接收機能夠實現對中頻信號的正確接收，驗證了系統設計的可行性。
上傳時間： 2013-06-12
上傳用戶：qq521
視頻圖像處理的應用越來越廣泛，各種處理算法也日趨成熟，相關的硬件技術不斷地推陳出新。視頻圖像處理系統的硬件實現一般來說有三種方式：數字信號處理器(Digital Signal Processor)、專用集成芯片(Application Specific Integrated Circuit)和現場可編程邏輯門陣列(Field Programmable Gate Array)以及相關電路組成。最近幾年，隨著電子設計自動化(Electronic Design Automation)技術的迅速發展，使得基于FPGA的可編程片上系統(System On a Programmable Chip)逐漸成為嵌入式系統。應用的一種趨勢。特別地，在視頻圖像處理系統設計中，數據量大，要求處理速度快，靈活性高，FPGA有其獨特的優勢。鑒于此，本文對基于FPGA和SOPC技術的視頻圖像處理系統進行了研究。 本文介紹了Xilinx公司FPGA的結構和功能特點，以及可編程片上系統的開發工具和片內系統設計流程。根據視頻信號的相關知識，編寫了視頻圖像處理IP核，構建了視頻圖像處理系統。整個系統以FPGA為核心器件，內嵌PowerPC405處理器模塊，通過ⅡC總線完成視頻解碼芯片的初始化，總體上實現了對視頻圖像信號的采集、處理、存儲和顯示。 本文最后對系統進行了調試。經過實驗驗證，系統能正確和可靠地工作。整個系統的邏輯資源消耗占FPGA的百分之十幾，剩余的資源可以做許多硬件算法或其它方面的應用。
上傳時間： 2013-05-24
上傳用戶：kaka
1992年5月，JoeMitola首次明確提出了軟件無線電的概念。軟件無線電將模塊化、標準化的硬件單元連接構成硬件平臺，通過軟件加載實現各種無線通信功能。端到端重配置技術是在軟件無線電的基礎上發展起來的，該技術使通信系統不僅具有重配置的能力，還能提供一體化的重配置管理架構，實現聯合無線資源管理和網絡規劃。端到端重配置技術已經成為軟件無線電的發展趨勢。 寬帶無線接入(BWA，BroadbandWirelessAccess)是當前通信界研究的熱點之一，而WiMax和WiFi是BWA中最熱門的兩個技術，所以本文選擇了IEEE802.16-2004與IEEE802.11a，設計了基于其物理層標準的可重配置OFDM基帶系統。它們均采用正交頻分復用技術(OFDM，OrthogonalFrequencyDivisionMultiplexing)。 本文研究了IEEE802.16-2004與IEEE802.11a物理層標準，結合Altera公司提供的FPGA開發工具QuartusⅡ、Mentor公司仿真工具ModelsimSE6.0，完成了基于IEEE802.16-2004及IEEE802.11a的可重配置OFDM基帶系統的FPGA設計。該設計中，對FPGA進行重新配置，實現了802.16-2004與802.11a兩種技術的完全重配置；通過選擇不同的參數來調用不同子模塊，實現802.16-2004與802.11a內部不同調制技術的局部重配置。該可重配置基帶系統核心的FFT/IFFT。模塊采用基4按頻率抽取及Cordic算法，消除乘法運算，有利于FPGA實現；在802.16-2004系統中，選取了基于前導序列的符號同步算法，在FPGA中實現。最后使用開發軟件、綜合軟件以及仿真軟件分析了系統的性能并給出了系統的性能指標。
上傳時間： 2013-05-19
上傳用戶：branblackson
可配置端口電路是FPGA芯片與外圍電路連接關鍵的樞紐，它有諸多功能：芯片與芯片在數據上的傳遞(包括對輸入信號的采集和輸出信號輸出)，電壓之間的轉換，對外圍芯片的驅動，完成對芯片的測試功能以及對芯片電路保護等。 本文采用了自頂向下和自下向上的設計方法，依據可配置端口電路能實現的功能和工作原理，運用Cadence的設計軟件，結合華潤上華0.5μm的工藝庫，設計了一款性能、時序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個方面的內容： 1.基于端口電路信號寄存器的采集和輸出方式，本論文設計的端口電路可以通過配置將它設置成單沿或者雙沿的觸發方式[7]，并完成了Verilog XL和Hspiee的功能和時序仿真，且建立時間小于5ns和保持時間在0ns左右。和xilinx4006e[8]相比較滿足設計的要求。 2.基于TAP Controller的工作原理及它對16種狀態機轉換的控制，對16種狀態機的轉換完成了行為級描述和實現了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對觸發器級聯的構架這一特點，設計了一款邊界掃描電路，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。達到對芯片電路測試設計的要求。 4.對于端口電路來講，有時需要將從CLB中的輸出數據實現異或、同或、與以及或的功能，為此本文采用二次函數輸出的電路結構來實現以上的功能，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。滿足設計要求。 5.對于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據設置不同的上、下MOS管尺寸來調整電路的中點電壓，將端口電路設計成3.3V和5V兼容的電路，通過仿真性能上已完全達到這一要求。此外，在輸入端口處加上擴散電阻R和電容C組成噪聲濾波電路，這個電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時不影響電路正常工作的范圍內，具有三態控制和驅動大負載的功能。通過對管子尺寸的大小設置和驅動大小的仿真表明：在實現TTL高電平輸出時，最大的驅動電流達到170mA，而對應的xilinx4006e的TTL高電平最大驅動電流為140mA[8]；同樣，在實現CMOS高電平最大驅動電流達到200mA,而xilinx4006e的CMOS驅動電流達到170[8]mA。 7.與xilinx4006e端口電路相比，在延時和面積以及功耗略大的情況下，本論文研究設計的端口電路增加了雙沿觸發、將輸出數據實現二次函數的輸出方式、通過添加譯碼器將配置端口的數目減少的新的功能，且驅動能力更加強大。
上傳時間： 2013-06-03
上傳用戶：aa54
