Xilinx公司推出的DSP設(shè)計(jì)開(kāi)發(fā)工具System Generator是在Matlab環(huán)境中進(jìn)行建模，是DSP高層系統(tǒng)設(shè)計(jì)與Xilinx FPGA之間實(shí)現(xiàn)的“橋梁”。在分析了FPGA傳統(tǒng)級(jí)設(shè)計(jì)方法的基礎(chǔ)上，提出了基于System Generator的系統(tǒng)級(jí)設(shè)計(jì)新方法，并應(yīng)用新方法設(shè)計(jì)驗(yàn)證了一套數(shù)字下變頻系統(tǒng)，通過(guò)仿真和實(shí)驗(yàn)結(jié)果驗(yàn)證了該方法的有效性和準(zhǔn)確性。
標(biāo)簽： Generator System 數(shù)字 變頻設(shè)計(jì)
上傳時(shí)間： 2013-11-18
上傳用戶(hù)：小草123
華為公司電子工程師培訓(xùn)教材之模擬電子下
標(biāo)簽： 華為公司 電子工程師 培訓(xùn)教材 模擬電子
上傳時(shí)間： 2013-11-24
上傳用戶(hù)：shus521
時(shí)鐘抖動(dòng)時(shí)域分析(下):
標(biāo)簽： 時(shí)鐘抖動(dòng) 時(shí)域分析
上傳時(shí)間： 2013-11-18
上傳用戶(hù)：rocketrevenge
共源共柵級(jí)放大器可提供較高的輸出阻抗和減少米勒效應(yīng)，在放大器領(lǐng)域有很多的應(yīng)用。本文提出一種COMS工藝下簡(jiǎn)單的高擺幅共源共柵偏置電路，且能應(yīng)用于任意電流密度。根據(jù)飽和電壓和共源共柵級(jí)電流密度的定義,本文提出器件寬長(zhǎng)比與輸出電壓擺幅的關(guān)系,并設(shè)計(jì)一種高擺幅的共源共柵級(jí)偏置電路。
上傳時(shí)間： 2013-10-08
上傳用戶(hù)：debuchangshi
win7下如何添加PCB封裝庫(kù)
上傳時(shí)間： 2014-01-04
上傳用戶(hù)：cursor
WIN7操作系統(tǒng)下,protel99se添加元件庫(kù)的操作方法
上傳時(shí)間： 2013-11-11
上傳用戶(hù)：1966640071
這是蘭吉昌編寫(xiě)的《Cadence完全自學(xué)手冊(cè)》的電子版，分上，中，下三冊(cè)，每?jī)?cè)17M左右，較大，資料相當(dāng)全哦！
標(biāo)簽： Cadence 學(xué)習(xí)手冊(cè)
上傳時(shí)間： 2013-11-02
上傳用戶(hù)：qq521
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線(xiàn)路；多層板之上、下兩層線(xiàn)路及內(nèi)層走線(xiàn)皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱(chēng)為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線(xiàn)13. Grid : 佈線(xiàn)時(shí)的走線(xiàn)格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠(chǎng)ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠(chǎng)商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶(hù)：pei5
根據(jù)汽車(chē)發(fā)動(dòng)機(jī)控制芯片的工作環(huán)境，針對(duì)常見(jiàn)的溫度失效問(wèn)題，提出了一種應(yīng)用在發(fā)動(dòng)機(jī)控制芯片中的帶隙基準(zhǔn)電壓源電路。該電路采用0.18 μm CMOS工藝，采用電流型帶隙基準(zhǔn)電壓源結(jié)構(gòu)，具有適應(yīng)低電源電壓、電源抑制比高的特點(diǎn)。同時(shí)還提出一種使用不同溫度系數(shù)的電阻進(jìn)行高階補(bǔ)償?shù)姆椒ǎ瑢?shí)現(xiàn)了較寬溫度范圍內(nèi)的低溫度系數(shù)。仿真結(jié)果表明，該帶隙基準(zhǔn)電路在-50℃~+125℃的溫度范圍內(nèi)，實(shí)現(xiàn)平均輸出電壓誤差僅5.2 ppm/℃，可用于要求極端嚴(yán)格的發(fā)動(dòng)機(jī)溫度環(huán)境。該電路電源共模抑制比最大為99 dB，可以有效緩解由發(fā)動(dòng)機(jī)在不同工況下產(chǎn)生的電源紋波對(duì)輸出參考電壓的影響。
標(biāo)簽： 發(fā)動(dòng)機(jī) 溫差 基準(zhǔn)電壓源 環(huán)境
上傳時(shí)間： 2014-01-09
上傳用戶(hù)：ecooo
為更好地研究風(fēng)力發(fā)電機(jī)在一定的電網(wǎng)電壓跌落故障下的動(dòng)態(tài)響應(yīng)，以單臺(tái)1.5 MW 雙饋風(fēng)力發(fā)電機(jī)(DFIG)為研究對(duì)象，設(shè)計(jì)了Crowbar電路，通過(guò)構(gòu)建電網(wǎng)電壓跌落仿真模型，分別對(duì)機(jī)端電壓、電流、轉(zhuǎn)子電流、輸出的有功功率和無(wú)功功率、直流側(cè)電壓、電磁轉(zhuǎn)矩在故障期間的動(dòng)態(tài)響應(yīng)進(jìn)行了仿真。探討了相應(yīng)的控制策略，為進(jìn)一步研究低電壓穿越標(biāo)準(zhǔn)下的控制策略提供了依據(jù)，同時(shí)也為研制兆瓦級(jí)變頻器打下基礎(chǔ)。測(cè)量結(jié)果表明這種控制方式能使DFIG在電壓跌落故障下實(shí)現(xiàn)不間斷運(yùn)行，有效提高了DFIG風(fēng)電機(jī)組運(yùn)行的可靠性。
上傳時(shí)間： 2013-11-11
上傳用戶(hù)：jasonheung
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
