57pao国产一区二区,亚洲欧美se,久久99精品久久久久久久青青日本

不完全LU分解

高吞吐量LDPC碼編碼構造及其FPGA實現

低密度校驗碼（LDPC，Low Density Parity Check Code）是一種性能接近香農極限的信道編碼，已被廣泛地采用到各種無線通信領域標準中，包括我國的數字電視地面傳輸標準、歐洲第二代衛星數字視頻廣播標準（DVB-S2，Digital Video Broadcasting-Satellite 2）、IEEE 802.11n、IEEE 802.16e等。它是3G乃至將來4G通信系統中的核心技術之一。當今LDPC碼構造的主流方向有兩個，分別是結合準循環（QC，Quasi Cyclic）移位結構的單次擴展構造和類似重復累積（RA，Repeat Accumulate）碼構造。相應地，主要的LDPC碼編碼算法有基于生成矩陣的算法和基于迭代譯碼的算法?；谏删仃嚨木幋a算法吞吐量高，但是需要較多的寄存器和ROM資源；基于迭代譯碼的編碼算法實現簡單，但是吞吐量不高，且不容易構造高性能的好碼。本文在研究了上述幾種碼構造和編碼算法之后，結合編譯碼器綜合實現的復雜度考慮，提出了一種切實可行的基于二次擴展（Dex，Duplex Expansion）的QC-LDPC碼構造方法，以實現高吞吐量的LDPC碼收發端；并且充分利用該類碼校驗矩陣準循環移位結構的特點，結合RU算法，提出了一種新編碼器的設計方案。基于二次擴展的QC-LDPC碼構造方法，是通過對母矩陣先后進行亂序擴展（Pex，Permutation Expansion）和循環移位擴展（CSEx，Cyclic Shift Expansion）實現的。在此基礎上，為了實現可變碼長、可變碼率，一般編譯碼器需同時支持多個亂序擴展和循環移位擴展的擴展因子。本文所述二次擴展構造方法的特點在于，固定循環移位擴展的擴展因子大小不變，支持多個亂序擴展的擴展因子，使得譯碼器結構得以精簡；構造得到的碼字具有近似規則碼的結構，便于硬件實現；（偽）隨機生成的循環移位系數能夠提高碼字的誤碼性能，是對硬件實現和誤碼性能的一種折中。新編碼器在很大程度上考慮了資源的復用，使得實現復雜度近似與碼長成正比?？紤]到吞吐量的要求，新編碼器結構完全拋棄了RU算法中串行的前向替換（FS，Forward Substitution）模塊，同時簡化了流水線結構，由原先RU算法的6級降低為4級；為了縮短編碼延時，設計時安排每一級流水線計算所需的時鐘數大致相同。這種碼字構造和編碼聯合設計方案具有以下優勢：相比RU算法，新方案對可變碼長、可變碼率的支持更靈活，吞吐量也更大；相比基于生成矩陣的編碼算法，新方案節省了50％以上的寄存器和ROM資源，單位資源下的吞吐量更大；相比類似重復累積碼結構的基于迭代譯碼的編碼算法，新方案使高性能LDPC碼的構造更為方便。以上結果都在Xilinx Virtex II pro 70 FPGA上得到驗證。通過在實驗板上實測表明，上述基于二次擴展的QC-LDPC碼構造和相應的編碼方案能夠實現高吞吐量LDPC碼收發端，在實際應用中具有很高的價值。目前，LDPC碼正向著非規則、自適應、信源信道及調制聯合編碼方向發展。跨層聯合編碼的構造方法，及其對應的編碼算法，也必將成為信道編碼理論未來的研究重點。

標簽： LDPC FPGA 吞吐量編碼

上傳時間： 2013-07-26

上傳用戶：qoovoop
基于ALM結構FPGA的邏輯綜合技術

近些年來，FPGA已經成為現代電子、半導體行業的最重要組成部分之一，針對FPGA的綜合技術的研究是電子設計自動化技術的重要研究方向。邏輯綜合是FPGA綜合的重要步驟，它包括邏輯優化和工藝映射。本文主要研究了針對一種新型ALM(Adaptive Logic Model)結構FPGA的工藝映射算法。論文首先對已有FPGA邏輯綜合技術進行了全面的總結，從邏輯優化和工藝映射兩個方面分析了傳統算法對ALM結構FPGA的適應性，通過分析我們得出結論，傳統的邏輯優化算法仍然能夠適用于ALM結構FPGA的邏輯綜合，而工藝映射算法則需要進行改進。在以上分析的基礎上，根據ALM結構的特點，論文提出了一種以面積優化為主，同時考慮延遲的針對ALM結構FPGA的工藝映射算法——ALMmap。該算法包括幾個子算法，遞減迭代裝箱算法能夠很好的適應ALM結構的靈活性；通過ALM裝箱算法并加入共享輸入處理，將多個LUT裝入一個ALM結構中；再匯聚路徑的處理有助于提高效率和減少面積；算法在已有的多級分解算法基礎上考慮了延遲因素，在不降低面積優化效果的同時降低了延遲；通過全局優化從全局范圍對面積進行了進一步的優化。最后，我們對ALMmap算法與傳統算法進行了測試與比較，通過實驗數據表明，ALMmap能夠很好的發揮ALM結構的靈活性，考慮延遲的多級分解算法能夠很好的降低延遲，與傳統基于K-LUT的工藝映射算法相比，具有更好的面積與延遲綜合性能。

標簽： FPGA ALM 邏輯

上傳時間： 2013-06-24

上傳用戶：hechao3225
基于FPGA的DMBT信道調制的設計研究

隨著科技的發展和社會的進步，數字電視已逐漸成為現代電視的主流。利用今年是奧運年的契機，研究和推廣數字電視廣播具有重大的意義。2006年8月底我國出臺的數字多媒體/電視廣播(DMB-T)標準，確立了中國自己的技術標準。以此來發展擁有自主知識產權的數字電視事業，不僅可以滿足廣大人民群眾日益增長的物質、文化要求，還可以帶動相關產業快速發展。本課題在深入研究DMB-T國家標準的基礎上，首先對系統的調制系統進行了設計規劃，然后對信道調制的星座映射、系統信息插入、幀體數據處理、PN序列插入的幀形成模塊和成形濾波模塊進行了設計和仿真，并驗證了其正確性。 3780個子載波的時域同步正交多載波技術(TDS-OFDM)是DMB-T調制系統的關鍵技術之一。由于載波數不是2的整數次冪，考慮到實現的有效性，不能采用現已成熟的基-2或基-4的快速傅立葉變換(FFT)算法。針對調制系統中特有的3780點IFFT，課題深入分析和比較了Cooley-Tukey、Winograd和素因子三種離散快速傅立葉變換算法的特點和性能，綜合利用了三種算法優勢，考慮了算法的復雜度、運算的速度、資源的消耗，設計出一種新的算法，進行了Matlab驗證和基于FPGA(現場可編程門陣列)的仿真。分析表明，該算法所需的加法、乘法次數已很逼近4096點FFT算法。 DMB-T發射端的基帶成形濾波采用了平方根升余弦滾降濾波，由于其0.05的滾降系數在實現中比較苛刻，所以是設計的難點之一。本課題利用Matlab工具采用了等紋波最優濾波的方法設計了169階數字濾波器，其阻帶衰減達到了46.9dB，完全符合標準的要求；利用四倍插值的方法實現了I、Q合路的該濾波器的FPGA設計，并進行了設計優化，顯著降低了濾波器的運算量，大大節約了實現該濾波器所需的乘法器資源。

標簽： FPGA DMBT 信道調制

上傳時間： 2013-06-28

上傳用戶：camelcamel690
短波差分跳頻通信系統的研究

差分跳頻(DFH)是集跳頻圖案、信息調制與解調于一體，是一個全面基于數字信號處理的全新概念的通信系統，其技術體制和原理與常規跳頻完全不同，較好地解決了數據速率和跟蹤干擾等問題，代表了當前短波通信的一個重要發展方向。美國Sanders公司推出了名為CHESS的新型短波跳頻通信系統，并獲得了成功，但我國對該體制和技術的研究還處于初始階段，目前還不太成熟，離實際應用還有一段距離。本文主要基于FPGA芯片的基礎上對差分跳頻進行了研究，用FPGA來實現數字信號處理可以很好地解決并行性和速度問題，而且其靈活的可配置特性，使得FPGA構成的DSP系統非常易于修改、測試及硬件升級。而且設計中盡量采用軟件無線電體系結構，減少模擬環節，把數字化處理盡量靠近天線，從而建立一個通用、標準、模塊化的硬件平臺，用軟件編程來實現差分跳頻的各種功能，從基于硬件的設計方法中解放出來。本文首先介紹了課題背景及研究的意義，闡述了目前差分跳頻中頻率合成跟頻率識別的實現方案。在頻率合成中，著重對DDS的相位截斷誤差及幅度量化誤差進行仿真，找出基于FPGA實現的最佳參數及改善方法。在頻率識別中，基于Xilinx公司提供FFT IP核，接收端中的位同步，頻率識別均在FFT的理論上進行設計。最后根據設計方案制作基于FPGA的電路板。設計中跳頻圖案、直接數字頻率合成器、頻率識別、位同步、跳頻圖案恢復、線性調頻z變換等模塊均采用Verilog和VHDL兩種通用硬件描述語言進行設計，以便能夠在所有廠家的FPGA芯片中移植。

標簽： 短波差分跳頻通信

上傳時間： 2013-07-22

上傳用戶：yezhihao
高速圖像采集系統的研究與設計

圖像采集是數字化圖像處理的第一步，開發圖像采集平臺是視覺系統開發的基礎。視覺檢測的速度是視覺檢測要解決的關鍵技術之一，也是專用圖像處理系統設計所要完成的首要目標

標簽： 高速圖像采集

上傳時間： 2013-04-24

上傳用戶：waitingfy
高速工業標記控制系統

在工業領域中，經常需要在產品表面留下永久性的標識，通常作為便于今后追蹤的商標、流水號、日期等等。特別在機械行業對零部件的管理，在市場上需要對其進行識別和質量跟蹤。機械行業在零部件上的標記打印在追求美觀的同時，要求有一定的打印速度和打印深度。標記打印能夠為企業提供產品的可追溯性，更好的貫徹IS09000標準。由于傳統的標記打印在打印效率、美觀以及防偽等方面存在問題，不適應現代化大生產要求，而激光打印技術雖然較好的克服了傳統工藝的許多缺點，但激光器在惡劣的生成現場缺乏長期穩定性的工作特點的制約，不能完全滿足生產實際的需要。為了彌補上述不足，適應大批量生產發展需要，氣動標記打印技術成為一種較好的選擇。本課題在分析了現在市場上存在氣動標記刻印系統的優缺點后，針對現有的標記打印機打印速度相對較慢，打印精度相對較低以及控制軟件不靈活的缺點，設計了一套新的控制方案，使用FPGA作為核心控制器，配合PC機標記打印軟件工作，代替以往PC或單片機的控制。該方案充分利用了FPGA可以高速并行工作的特點，能夠高精度平穩的輸出控制脈沖，使打印過程平穩進行。本文描述了從總體方案設計到一些關鍵模塊的設計思路和設計細節。根據設計要求，總體方案中提出了整個控制系統的劃分和關鍵設計指標上的考慮。在硬件設計方面完成硬件電路設計，包括接口電路設計和抗干擾設計；在設計FPGA控制器時，采用了優化后的比較積分直線插補算法使得輸出的插補脈沖均勻穩定；采用梯形速率控制算法，克服了速度突變情況時的失步或過沖現象；在軟件方面，新開發了一套PC工業標記系統軟件，采用了多線程技術和TTF矢量字庫等技術。整套標記打印系統經過較長時間的運行調試，表現穩定，現已經試用性投放市場．從生產廠家重慶恒偉精密機械有限公司和客戶的反饋信息來看，系統工作穩定，打印速度達到設計指標，能夠在256細分下驅動電機平穩快速運動，打印精度高，達到市場領先水平，并且得到客戶充分的肯定。

標簽： 工業標記控制系統

上傳時間： 2013-06-21

上傳用戶：rishian
基于FPGA的回波抵消器設計與實現

回波抵消器在免提電話、無線產品、IP電話、ATM語音服務和電話會議等系統中，都有著重要的應用。在不同應用場合對回波抵消器的要求并不完全相同，本文主要研究應用于電話系統中的電回波抵消器。電回波是由于語音信號在電話網中傳輸時由于阻抗不匹配而產生的。傳統回波抵消器主要是基于通用DSP處理器實現的，這種回波抵消器在系統實時性要求不高的場合能很好的滿足回波抵消的性能要求，但是在實時性要求較高的場合，其處理速度等性能方面已經不能滿足系統高速、實時的需要?，F代大容量、高速度的FPGA的出現，克服了上訴方案的諸多不足。用FPGA來實現數字信號處理可以很好地解決并行性和速度問題，且其靈活的可配置特性使得FPGA構成的DSP系統非常易于修改、測試和硬件升級。本文研究目標是如何在FPGA芯片上實現回波抵消器，完成的主要工作有： (1)深入研究了回波抵消器各模塊算法，包括自適應濾波算法、遠端檢測算法、雙講檢測算法、NLP算法、舒適噪聲產生算法，并實現了這些算法的C程序。 (2)深入研究了回波抵消器基于FPGA的設計流程與實現方法，并利用硬件描述語言Verilog HDL實現了各部分算法。 (3)在OuartusⅡ和ModelSim仿真環境下對該系統進行模塊級和系統級的功能仿真、時序仿真和驗證。并在FPGA硬件平臺上實現了該系統。 (4)根據ITU-T G．168的標準和建議，對設計進行了大量的主、客測試，各項測試結果均達到或優于G．168的要求。

標簽： FPGA 回波抵消器

上傳時間： 2013-06-23

上傳用戶：123啊
VMwareWorkstation.v6.0.1@cniter.com.rar

VMWare 是一個“虛擬 PC”軟件。它使你可以在一臺機器上同時運行二個或更多Windows、DOS、LINUX 系統。與“多啟動”系統相比，VMWare采用了完全不同的概念。多啟動系統在一個時刻只能運行一個系統，在系統切換時需要重新啟動機器。VMWare 是真正“同時”運行，多個操作系統在主系統的平臺上，就象標準 Windows 應用程序那樣切換。而且每個操作系統你都可以進行虛擬的分區、配置而不影響真實硬盤的數據，你甚至可以通過網卡將幾臺虛擬機用網卡連接為一個局域網，極其方便。

標簽： VMwareWorkstation cniter com

上傳時間： 2013-04-24

上傳用戶：debuchangshi
UltraEdit.rar

UltraEdit 是一套功能強大的文本編輯器，可以編輯文本、十六進制、ASCII 碼，完全可以取代記事本(如果電腦配置足夠強大)，內建英文單字檢查、C++ 及 VB 指令突顯，可同時編輯多個文件，而且即使開啟很大的文件速度也不會慢。軟件附有 HTML 標簽顏色顯示、搜尋替換以及無限制的還原功能，一般用其來修改EXE 或 DLL 文件。能夠滿足你一切編輯需要的編輯器。 ziku.rar,UltraEdit 是一套功能強大的文本編輯器，可以編輯文本、十六進制、ASCII 碼，完全可以取代記事本(如果電腦配置

標簽： UltraEdit

上傳時間： 2013-06-01

上傳用戶：誰偷了我的麥兜
基于FPGA的通用數字化音頻處理平臺

目前對數字化音頻處理的具體實現主要集中在以DSP或專用ASIC芯片為核心的處理平臺的開發方面，存在著并行處理性能差，系統升級和在線配置不靈活等缺點。另一方面現有解決方案的設計主要集中于處理器芯片，而對于音頻編解碼芯片的關注度較低，而且沒有提出過從芯片層到PCB板層的完整設計思路。本文針對上述問題對數字化音頻處理平臺進行了研究，主要內容包括： 1、提出了基于FPGA的通用音頻處理平臺，該方案有別于現有的基于MCU、DSP和其它專用ASIC芯片的方案，論證了基于FPGA的音頻處理系統的結構及設計工作流程，并對嵌入式音頻處理系統專門進行了研究。 2、提出了從芯片層到PCB板層的完整設計思路，并將設計思路得以實現。完成了FPGA的設計及實現過程，包括：系統整體分析，設計流程分析，配置模塊和數據通信模塊的RTL實現等；解決了FPGA與音頻編解碼芯片TLV320AIC23B之間接口不匹配問題；給出配置和數據通信模塊的功能方框圖；從多個角度完善PCB板設計，給出了各個系統組成部分的詳細設計方案和硬件電路原理圖，并附有PCB圖。 3、建立了實驗和分析環境，完成了各項實驗和分析工作，主要包括：PCB板信號完整性分析和優化，FPGA系統中各個功能模塊的實驗與分析等。實驗和分析結果論證了系統設計的合理性和實用性。本文的研究與實現工作通過實驗和分析得到了驗證。結果表明，本文提出的由FPGA和音頻編解碼芯片TLV320AIC23B組成的數字化音頻處理系統完全可以實現音頻信號的數字化處理，從而可以將FPGA在數字信號處理領域的優點充分發揮于音頻信號處理領域。

標簽： FPGA 通用數字處理平臺音頻

上傳時間： 2013-06-09

上傳用戶：gaojiao1999