在线看片日韩,国产亚洲欧美另类中文,一区二区三区蜜桃

不帶屏蔽千兆網(wǎng)口RJ45

FPGA可配置端口電路的設(shè)計(jì).rar

可配置端口電路是FPGA芯片與外圍電路連接關(guān)鍵的樞紐，它有諸多功能：芯片與芯片在數(shù)據(jù)上的傳遞(包括對(duì)輸入信號(hào)的采集和輸出信號(hào)輸出)，電壓之間的轉(zhuǎn)換，對(duì)外圍芯片的驅(qū)動(dòng)，完成對(duì)芯片的測(cè)試功能以及對(duì)芯片電路保護(hù)等。本文采用了自頂向下和自下向上的設(shè)計(jì)方法，依據(jù)可配置端口電路能實(shí)現(xiàn)的功能和工作原理，運(yùn)用Cadence的設(shè)計(jì)軟件，結(jié)合華潤上華0.5μm的工藝庫，設(shè)計(jì)了一款性能、時(shí)序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個(gè)方面的內(nèi)容： 1.基于端口電路信號(hào)寄存器的采集和輸出方式，本論文設(shè)計(jì)的端口電路可以通過配置將它設(shè)置成單沿或者雙沿的觸發(fā)方式[7]，并完成了Verilog XL和Hspiee的功能和時(shí)序仿真，且建立時(shí)間小于5ns和保持時(shí)間在0ns左右。和xilinx4006e[8]相比較滿足設(shè)計(jì)的要求。 2.基于TAP Controller的工作原理及它對(duì)16種狀態(tài)機(jī)轉(zhuǎn)換的控制，對(duì)16種狀態(tài)機(jī)的轉(zhuǎn)換完成了行為級(jí)描述和實(shí)現(xiàn)了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對(duì)觸發(fā)器級(jí)聯(lián)的構(gòu)架這一特點(diǎn)，設(shè)計(jì)了一款邊界掃描電路，并運(yùn)用Verilog XL和Hspiee對(duì)它進(jìn)行了功能和時(shí)序的仿真。達(dá)到對(duì)芯片電路測(cè)試設(shè)計(jì)的要求。 4.對(duì)于端口電路來講，有時(shí)需要將從CLB中的輸出數(shù)據(jù)實(shí)現(xiàn)異或、同或、與以及或的功能，為此本文采用二次函數(shù)輸出的電路結(jié)構(gòu)來實(shí)現(xiàn)以上的功能，并運(yùn)用Verilog XL和Hspiee對(duì)它進(jìn)行了功能和時(shí)序的仿真。滿足設(shè)計(jì)要求。 5.對(duì)于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據(jù)設(shè)置不同的上、下MOS管尺寸來調(diào)整電路的中點(diǎn)電壓，將端口電路設(shè)計(jì)成3.3V和5V兼容的電路，通過仿真性能上已完全達(dá)到這一要求。此外，在輸入端口處加上擴(kuò)散電阻R和電容C組成噪聲濾波電路，這個(gè)電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時(shí)不影響電路正常工作的范圍內(nèi)，具有三態(tài)控制和驅(qū)動(dòng)大負(fù)載的功能。通過對(duì)管子尺寸的大小設(shè)置和驅(qū)動(dòng)大小的仿真表明：在實(shí)現(xiàn)TTL高電平輸出時(shí)，最大的驅(qū)動(dòng)電流達(dá)到170mA，而對(duì)應(yīng)的xilinx4006e的TTL高電平最大驅(qū)動(dòng)電流為140mA[8]；同樣，在實(shí)現(xiàn)CMOS高電平最大驅(qū)動(dòng)電流達(dá)到200mA,而xilinx4006e的CMOS驅(qū)動(dòng)電流達(dá)到170[8]mA。 7.與xilinx4006e端口電路相比，在延時(shí)和面積以及功耗略大的情況下，本論文研究設(shè)計(jì)的端口電路增加了雙沿觸發(fā)、將輸出數(shù)據(jù)實(shí)現(xiàn)二次函數(shù)的輸出方式、通過添加譯碼器將配置端口的數(shù)目減少的新的功能，且驅(qū)動(dòng)能力更加強(qiáng)大。

標(biāo)簽： FPGA 可配置端口

上傳時(shí)間： 2013-07-20

上傳用戶：頂?shù)弥?/p>
基于JTAG口的ARM編程器研究與開發(fā)

ARM微處理器的應(yīng)用已經(jīng)遍及工業(yè)控制、消費(fèi)類電子產(chǎn)品、通信系統(tǒng)、網(wǎng)絡(luò)系統(tǒng)、無線系統(tǒng)等各類產(chǎn)品市場(chǎng)，占領(lǐng)了32位RISC微處理器75％以上的市場(chǎng)份額。本文設(shè)計(jì)的基于JTAG接口的ARM編程器，以ARM微處理器作為CPU，利用其JTAG接口對(duì)Flash在線編程的技術(shù)，給以ARM為內(nèi)核的應(yīng)用板(數(shù)控系統(tǒng)硬件平臺(tái))進(jìn)行快速軟件升級(jí)。在分析相關(guān)技術(shù)的基礎(chǔ)上，給出了系統(tǒng)的總體設(shè)計(jì)方案，設(shè)計(jì)了系統(tǒng)的硬件和軟件。首先詳細(xì)分析了JTAG技術(shù)、USB技術(shù)和Modem通信原理。編程器以USB口和RS-232口作為通信接口，以JTAG接口作為調(diào)試接口和編程接口。其次，在分析編程器需求的基礎(chǔ)上，給出了系統(tǒng)的總體設(shè)計(jì)方案，選擇了主要的部件。系統(tǒng)硬件的核心部件采用了Philips LPC2144ARM芯片，擴(kuò)展了JTAG接口、USB接口、Modem接口，同時(shí)又構(gòu)造出了一個(gè)JTAG接口。該芯片具有SPI總線，采用與SPI兼容的外部Flash作為存儲(chǔ)器。編程器軟件在ADS集成開發(fā)環(huán)境下開發(fā)調(diào)試。最后，對(duì)編程器技術(shù)實(shí)現(xiàn)上的不足作了分析和編程器設(shè)計(jì)的不完善之處作了總結(jié)，并對(duì)編程器的發(fā)展趨勢(shì)作了探討和展望。

標(biāo)簽： JTAG ARM 編程器

上傳時(shí)間： 2013-06-16

上傳用戶：mylinden
FPGA的串口通信

fpga與串口的不匹配問題的解決，通過這個(gè)實(shí)例做了一個(gè)講解。

標(biāo)簽： FPGA 串口通信

上傳時(shí)間： 2013-05-17

上傳用戶：qwe1234
FPGA可配置端口電路的設(shè)計(jì)

可配置端口電路是FPGA芯片與外圍電路連接關(guān)鍵的樞紐，它有諸多功能：芯片與芯片在數(shù)據(jù)上的傳遞(包括對(duì)輸入信號(hào)的采集和輸出信號(hào)輸出)，電壓之間的轉(zhuǎn)換，對(duì)外圍芯片的驅(qū)動(dòng)，完成對(duì)芯片的測(cè)試功能以及對(duì)芯片電路保護(hù)等。本文采用了自頂向下和自下向上的設(shè)計(jì)方法，依據(jù)可配置端口電路能實(shí)現(xiàn)的功能和工作原理，運(yùn)用Cadence的設(shè)計(jì)軟件，結(jié)合華潤上華0.5μm的工藝庫，設(shè)計(jì)了一款性能、時(shí)序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個(gè)方面的內(nèi)容： 1.基于端口電路信號(hào)寄存器的采集和輸出方式，本論文設(shè)計(jì)的端口電路可以通過配置將它設(shè)置成單沿或者雙沿的觸發(fā)方式[7]，并完成了Verilog XL和Hspiee的功能和時(shí)序仿真，且建立時(shí)間小于5ns和保持時(shí)間在0ns左右。和xilinx4006e[8]相比較滿足設(shè)計(jì)的要求。 2.基于TAP Controller的工作原理及它對(duì)16種狀態(tài)機(jī)轉(zhuǎn)換的控制，對(duì)16種狀態(tài)機(jī)的轉(zhuǎn)換完成了行為級(jí)描述和實(shí)現(xiàn)了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對(duì)觸發(fā)器級(jí)聯(lián)的構(gòu)架這一特點(diǎn)，設(shè)計(jì)了一款邊界掃描電路，并運(yùn)用Verilog XL和Hspiee對(duì)它進(jìn)行了功能和時(shí)序的仿真。達(dá)到對(duì)芯片電路測(cè)試設(shè)計(jì)的要求。 4.對(duì)于端口電路來講，有時(shí)需要將從CLB中的輸出數(shù)據(jù)實(shí)現(xiàn)異或、同或、與以及或的功能，為此本文采用二次函數(shù)輸出的電路結(jié)構(gòu)來實(shí)現(xiàn)以上的功能，并運(yùn)用Verilog XL和Hspiee對(duì)它進(jìn)行了功能和時(shí)序的仿真。滿足設(shè)計(jì)要求。 5.對(duì)于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據(jù)設(shè)置不同的上、下MOS管尺寸來調(diào)整電路的中點(diǎn)電壓，將端口電路設(shè)計(jì)成3.3V和5V兼容的電路，通過仿真性能上已完全達(dá)到這一要求。此外，在輸入端口處加上擴(kuò)散電阻R和電容C組成噪聲濾波電路，這個(gè)電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時(shí)不影響電路正常工作的范圍內(nèi)，具有三態(tài)控制和驅(qū)動(dòng)大負(fù)載的功能。通過對(duì)管子尺寸的大小設(shè)置和驅(qū)動(dòng)大小的仿真表明：在實(shí)現(xiàn)TTL高電平輸出時(shí)，最大的驅(qū)動(dòng)電流達(dá)到170mA，而對(duì)應(yīng)的xilinx4006e的TTL高電平最大驅(qū)動(dòng)電流為140mA[8]；同樣，在實(shí)現(xiàn)CMOS高電平最大驅(qū)動(dòng)電流達(dá)到200mA,而xilinx4006e的CMOS驅(qū)動(dòng)電流達(dá)到170[8]mA。 7.與xilinx4006e端口電路相比，在延時(shí)和面積以及功耗略大的情況下，本論文研究設(shè)計(jì)的端口電路增加了雙沿觸發(fā)、將輸出數(shù)據(jù)實(shí)現(xiàn)二次函數(shù)的輸出方式、通過添加譯碼器將配置端口的數(shù)目減少的新的功能，且驅(qū)動(dòng)能力更加強(qiáng)大。

標(biāo)簽： FPGA 可配置端口電路

上傳時(shí)間： 2013-06-03

上傳用戶：aa54
TS201 LINK口通信的關(guān)鍵設(shè)計(jì)與實(shí)現(xiàn)

·摘要：針對(duì)DSP芯片TS201的LINK口互連在高速數(shù)據(jù)通信中存在數(shù)據(jù)錯(cuò)誤、突發(fā)數(shù)據(jù)塊傳輸不穩(wěn)定等缺點(diǎn),在分析其通信協(xié)議的基礎(chǔ)上,并結(jié)合實(shí)際應(yīng)用,提出了設(shè)計(jì)LINK口通信的關(guān)鍵要求,給出設(shè)計(jì)的要點(diǎn),設(shè)計(jì)與實(shí)現(xiàn)了TS201的LINK 121互連以及FPGA(Xilinx公司的XC4VFX60)與TS201 LINK口互連,得到了實(shí)際測(cè)試結(jié)果;結(jié)果表明,所設(shè)計(jì)的LINK口互連具備的優(yōu)點(diǎn)有

標(biāo)簽： LINK nbsp 201 TS

上傳時(shí)間： 2013-06-08

上傳用戶：417313137
一款帶CRC計(jì)算的串口調(diào)試軟件

ecom串口助手是一款帶CRC計(jì)算的串口(RS232)調(diào)試軟件。由我愛IC導(dǎo)航網(wǎng)工作室開發(fā)(http://www.52ic.net/)。ecom串口助手支持常用的110 ~ 921600bps波特率，能設(shè)置校驗(yàn)、數(shù)據(jù)位和停止位，能以ASCII碼或十六進(jìn)制接收或發(fā)送任何數(shù)據(jù)或字符（包括中文），能發(fā)送任意大小的文本文件，可以任意設(shè)定自動(dòng)發(fā)送周期，并能將接收數(shù)據(jù)保存成文本文件。帶有文件或數(shù)據(jù)串的ModebusCRC16校驗(yàn)、CRC16校驗(yàn)、累加和校驗(yàn)、異或校驗(yàn)，ModebusLRC計(jì)算工具，是工程師調(diào)試單片機(jī)串口的好助手工具。 2、軟件特點(diǎn) 1、支持Windows 9x / 2000 / XP / 2003 / Vista / Win7系統(tǒng)； 2、綠色軟件，不需安裝。運(yùn)行解壓軟件，將壓縮包解壓到指定目錄即可。卸載時(shí)只需將程序目錄刪除； 3、支持常用的110 ~ 921600bps波特率； 4、端口范圍是COM1-COM255，支持?jǐn)U展端口(USB轉(zhuǎn)RS232)； 5、能設(shè)置校驗(yàn)、數(shù)據(jù)位和停止位； 6、能以字符或十六進(jìn)制收發(fā)數(shù)據(jù)，支持中文字符的收發(fā)； 7、支持文件數(shù)據(jù)的發(fā)送； 8、數(shù)據(jù)發(fā)送區(qū)允許設(shè)置發(fā)送周期，自動(dòng)發(fā)送數(shù)據(jù)； 9、支持鍵盤輸入，將鍵盤數(shù)據(jù)發(fā)送到串口； 10、支持定時(shí)保存接收窗口數(shù)據(jù)，便于查看長(zhǎng)時(shí)間調(diào)試記錄信息； 11、有效的檢測(cè)通訊錯(cuò)誤，避免軟件死機(jī)(如USB轉(zhuǎn)串口設(shè)備拔出檢測(cè))； 12、數(shù)據(jù)接收窗口及文件發(fā)送均采用多線程設(shè)計(jì)。 13、帶有文件和數(shù)據(jù)幀ModebusCRC16校驗(yàn)、CRC16校驗(yàn)、累加和校驗(yàn)、異或校驗(yàn)，ModebusLRC計(jì)算工具。發(fā)送的數(shù)據(jù)幀可選添加計(jì)算結(jié)果，將校驗(yàn)結(jié)果連同數(shù)據(jù)幀一同打包發(fā)送出去。 V2.00版本增加功能 1、添加Xmodem功能（128個(gè)字節(jié)發(fā)送，只支持CRC校驗(yàn)）。 2、增加Xmodem-1k功能（1024個(gè)字節(jié)發(fā)送，只支持CRC校驗(yàn)）。 3、支持命令啟動(dòng)Xmodem-1k功能（可以做自動(dòng)傳輸文件功能）。 V2.20版本增加功能 1、添加自定義數(shù)據(jù)幀頭，數(shù)據(jù)幀尾功能。 2、添加數(shù)據(jù)幀ModebusCRC16校驗(yàn)、CRC16校驗(yàn)、累加和校驗(yàn)、異或校驗(yàn)，ModebusLRC等校驗(yàn)協(xié)議。 3、添加數(shù)據(jù)包鏡像回發(fā)功能。 4、添加接收對(duì)話框字體修改按鈕。 5、添加轉(zhuǎn)義符號(hào)選擇。 6、支持命令串文件發(fā)送（具體見命令串文件模板使用說明）。 7、添加窗口總是浮在最前面按鈕，添加命令串隱藏顯示按鈕。 V2.40版本增加功能 1、增加110、300、600波特率。 2、修正接收窗體字體設(shè)置按鈕功能，增加接收窗體背景色設(shè)置按鈕。 V2.60版本增加功能 1、增加“校驗(yàn)結(jié)果”按鈕，實(shí)現(xiàn)文件或者數(shù)據(jù)幀的ModebusCRC16校驗(yàn)、CRC16校驗(yàn)、累加和校驗(yàn)、異或校驗(yàn)，ModebusLRC的計(jì)算結(jié)果顯示。

標(biāo)簽： CRC 計(jì)算串口調(diào)試軟件

上傳時(shí)間： 2013-06-06

上傳用戶：axxsa
適用于win7 64位系統(tǒng)USB轉(zhuǎn)串口驅(qū)動(dòng)

我的機(jī)器就是win7 64位系統(tǒng)，之前USB轉(zhuǎn)串口一直不好使，后來在網(wǎng)上查到這個(gè)安裝上就好使！這個(gè)應(yīng)該是對(duì)大多win7系統(tǒng)都適用的！但凡事都有例外，不排除不好使的可能性！

標(biāo)簽： win7 USB 轉(zhuǎn)串口

上傳時(shí)間： 2013-04-24

上傳用戶：acon
USB、串口、并口是PC機(jī)和外設(shè)進(jìn)行通訊的常用接口

USB、串口、并口是PC機(jī)和外設(shè)進(jìn)行通訊的常用接口，但對(duì)于數(shù)據(jù)量大的圖像來說，若利用串行RS-232協(xié)議進(jìn)行數(shù)據(jù)采集，速度不能達(dá)到圖像數(shù)據(jù)采集所需的要求；而用USB進(jìn)行數(shù)據(jù)采集，雖能滿足所需速度，但要求外設(shè)必須支持USB協(xié)議，而USB協(xié)議與常用工程軟件的接口還不普及，給使用帶來困難。有些用戶為了利用標(biāo)準(zhǔn)并行口(SPP)進(jìn)行數(shù)據(jù)采集，但SPP協(xié)議的150kb/s傳輸率對(duì)于圖像數(shù)據(jù)采集，同樣顯得太低。因此,為了采集數(shù)據(jù)量大的圖像數(shù)據(jù),本文采用了具有較高傳輸速率的增強(qiáng)型并行口協(xié)議(EPP)和FPGA，實(shí)現(xiàn)對(duì)OV

標(biāo)簽： USB PC機(jī) 串口并口

上傳時(shí)間： 2013-08-31

上傳用戶：wsf950131
JTAG CPLD實(shí)現(xiàn)源代碼

JTAG CPLD實(shí)現(xiàn)源代碼，比用簡(jiǎn)單并口調(diào)試器快5倍以上。\r\n以前總覺得簡(jiǎn)單的并口jtag板速度太慢，特別是調(diào)試bootloader的時(shí)候，簡(jiǎn)直難以忍受。最近沒什么事情，于是補(bǔ)習(xí)了幾天vhdl，用cpld實(shí)現(xiàn)了一個(gè)快速的jtag轉(zhuǎn)換板。cpld用epm7128stc100-15，晶振20兆，tck頻率5兆。用sjf2410作測(cè)試，以前寫50k的文件用時(shí)5分鐘，現(xiàn)在則是50秒左右。tck的頻率還可以加倍，但是不太穩(wěn)定，而且速度的瓶頸已經(jīng)不在tck這里，而在通訊上面了。\r\n

標(biāo)簽： JTAG CPLD 源代碼

上傳時(shí)間： 2013-09-04

上傳用戶：LANCE
不含獨(dú)立源電路的等效

　　電阻電路：由線性時(shí)不變電阻、線性受控源、和獨(dú)立源組成的電路稱為時(shí)不變的線性電阻電路，簡(jiǎn)稱為電阻電路。　　等效：如果電路N1的端口伏安特性與電路N2的端口伏安特性完全相同，則稱電路N1和N2是端口等效的;或稱電路N1與N2互為等效電路。

標(biāo)簽： 獨(dú)立源電路等效

上傳時(shí)間： 2013-11-14

上傳用戶：luke5347