在機(jī)器人學(xué)的研究領(lǐng)域中，如何有效地提高機(jī)器人控制系統(tǒng)的控制性能始終是研究學(xué)者十分關(guān)注的一個(gè)重要內(nèi)容。在分析了工業(yè)機(jī)器人的發(fā)展歷程和機(jī)器人控制系統(tǒng)的研究現(xiàn)狀后，本論文的主要目標(biāo)是針對(duì)四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人特有的機(jī)械結(jié)構(gòu)和數(shù)學(xué)模型，建立一個(gè)新型全數(shù)字的基于DSP和FPGA的機(jī)器人位置伺服控制系統(tǒng)的軟、硬件平臺(tái)，實(shí)現(xiàn)對(duì)四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人的精確控制。 本論文從實(shí)際情況出發(fā)，首先分析了所研究的四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人的本體結(jié)構(gòu)，并對(duì)其抽象簡(jiǎn)化得到了它的運(yùn)動(dòng)學(xué)數(shù)學(xué)模型。在明確了實(shí)現(xiàn)機(jī)器人精確位置伺服控制的控制原理后，我們對(duì)機(jī)器人控制系統(tǒng)的諸多可行性方案進(jìn)行了充分論證，并最終決定采用了三級(jí)CPU控制的控制體系結(jié)構(gòu)：第一級(jí)CPU為上位計(jì)算機(jī)，它實(shí)現(xiàn)對(duì)機(jī)器人的系統(tǒng)管理、協(xié)調(diào)控制以及完成機(jī)器人實(shí)時(shí)軌跡規(guī)劃等控制算法的運(yùn)算；第二級(jí)CPU為高性能的DSP處理器，它輔之以具有高速并行處理能力的FPGA芯片，實(shí)現(xiàn)了對(duì)機(jī)器人多個(gè)關(guān)節(jié)的高速并行驅(qū)動(dòng)；第三級(jí)CPU為交流伺服驅(qū)動(dòng)處理器，它實(shí)現(xiàn)了機(jī)器人關(guān)節(jié)伺服電機(jī)的精確三閉環(huán)誤差驅(qū)動(dòng)控制，以及電機(jī)的故障診斷和自動(dòng)保護(hù)等功能。此外，我們采用比普通UART速度快得多的USB來(lái)實(shí)現(xiàn)上位計(jì)算機(jī)．與下位控制器之間的數(shù)據(jù)通信，這樣既保證了兩者之間連接方便，又有效的提高了控制系統(tǒng)的通信速度和可靠性。 機(jī)器人系統(tǒng)的軟件設(shè)計(jì)包括兩個(gè)部分：一是采用VC++實(shí)現(xiàn)的上位監(jiān)控軟件系統(tǒng)，它主要負(fù)責(zé)機(jī)器人實(shí)時(shí)軌跡規(guī)劃等控制算法的運(yùn)算，同時(shí)完成用戶與機(jī)器人系統(tǒng)之間的信息交互；二是采用C語(yǔ)言實(shí)現(xiàn)的下位DSP控制程序，它主要負(fù)責(zé)接收上位監(jiān)控系統(tǒng)或者下位控制箱發(fā)送的控制信號(hào)，實(shí)現(xiàn)對(duì)機(jī)器人的實(shí)時(shí)驅(qū)動(dòng)，同時(shí)還能夠?qū)崟r(shí)的向上位監(jiān)控系統(tǒng)或者下位控制箱反饋機(jī)器人的當(dāng)前狀態(tài)信息。 研究開發(fā)出來(lái)的四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人控制器具有控制實(shí)時(shí)性好、定位精度高、運(yùn)行穩(wěn)定可靠的特點(diǎn)，它允許用戶通過(guò)上位控制計(jì)算機(jī)實(shí)現(xiàn)對(duì)機(jī)器人的各種設(shè)定作業(yè)的控制，也可以讓用戶通過(guò)機(jī)器人控制箱現(xiàn)場(chǎng)對(duì)機(jī)器人進(jìn)行回零、示教等各項(xiàng)操作。
標(biāo)簽： 實(shí)驗(yàn)室 機(jī)器人控制器
上傳時(shí)間： 2013-04-24
上傳用戶：極客
當(dāng)前，片上系統(tǒng)(SOC)已成為系統(tǒng)實(shí)現(xiàn)的主流技術(shù)。流片風(fēng)險(xiǎn)與費(fèi)用增加、上市時(shí)間壓力加大、產(chǎn)品功能愈加復(fù)雜等因素使得SOC產(chǎn)業(yè)逐漸劃分為IP提供者、SOC設(shè)計(jì)服務(wù)者和芯片集成者三個(gè)層次。SOC設(shè)計(jì)已走向基于IP集成的平臺(tái)設(shè)計(jì)階段，經(jīng)過(guò)嚴(yán)格驗(yàn)證質(zhì)量可靠的IP核成為SOC產(chǎn)業(yè)中的重要一環(huán)。 GPIB控制器芯片是組建自動(dòng)測(cè)試系統(tǒng)的核心，在測(cè)試領(lǐng)域應(yīng)用廣泛。本人通過(guò)查閱大量的技術(shù)資料，分析了集成電路在國(guó)內(nèi)外發(fā)展的最新動(dòng)態(tài)，提出了基于FPGA的自主知識(shí)產(chǎn)權(quán)的GPIB控制器IP核的設(shè)計(jì)和實(shí)現(xiàn)。 本文首先討論了基于FPGA的GPIB控制器的背景意義，接著對(duì)FPGA開發(fā)所具備的基本知識(shí)作了簡(jiǎn)要介紹。文中對(duì)GPIB總線進(jìn)行了簡(jiǎn)單的描述，根據(jù)芯片設(shè)計(jì)的主要思想，重點(diǎn)在于論述怎樣用FPGA來(lái)實(shí)現(xiàn)IEEE-488.2協(xié)議，并詳細(xì)闡述了GPIB控制器的十種接口功能及其狀態(tài)機(jī)的IP核實(shí)現(xiàn)。同時(shí)，對(duì)數(shù)據(jù)通路也進(jìn)行了較為細(xì)致的說(shuō)明。在設(shè)計(jì)的時(shí)候采用基于模塊化設(shè)計(jì)思想，用VerilogHDL語(yǔ)言完成各模塊功能描述，通過(guò)Synplifv軟件的綜合，用Modelsim對(duì)設(shè)計(jì)進(jìn)行了前、后仿真。最后利用生成的模塊符號(hào)采取類似畫電路圖的方法完成整個(gè)系統(tǒng)芯片的lP軟核設(shè)計(jì)，并用EDA工具下載到了FPGA上。 為了更好地驗(yàn)證設(shè)計(jì)思想，借助EDA工具對(duì)GPIB控制器的工作狀態(tài)進(jìn)行了軟件仿真，給出仿真結(jié)果，仿真波形驗(yàn)證了GPIB控制器的工作符合預(yù)想。最后，本文對(duì)基于FPGA的GPIB控制器的IP核設(shè)計(jì)過(guò)程進(jìn)行了總結(jié)，展望了當(dāng)前GPIB控制器設(shè)計(jì)的發(fā)展趨勢(shì)，指出了開展進(jìn)一步研究需要做的工作。
上傳時(shí)間： 2013-04-24
上傳用戶：rockjablew
DS5250是Maxim安全微控制器系列中的一款高度安全、4時(shí)鐘每機(jī)器周期、100%兼容8051指令集的微控制器。DS5250設(shè)計(jì)用作加密引擎，應(yīng)用于密碼鍵盤、金融終端及其它數(shù)據(jù)安全性較高的應(yīng)用。該器
上傳時(shí)間： 2013-06-02
上傳用戶：daoxiang126
溫度是生活中最基本的環(huán)境參數(shù)。溫度的監(jiān)測(cè)與控制，對(duì)于生物生存生長(zhǎng)，工業(yè)生產(chǎn)發(fā)展都有著非同一般的意義。溫度傳感器的應(yīng)用涉及機(jī)械制造、工業(yè)過(guò)程控制、汽車電子產(chǎn)品、消費(fèi)電子產(chǎn)品和專用設(shè)備等各個(gè)領(lǐng)域。傳統(tǒng)的常用溫度傳感器有熱電偶、電阻溫度計(jì)RTD和NTC熱敏電阻等。但信號(hào)調(diào)理，模數(shù)轉(zhuǎn)換及恒溫器等功能全都會(huì)增加成本。現(xiàn)代集成溫度傳感器通常包含這些功能，并以其低廉的價(jià)格迅速地占據(jù)了市場(chǎng)。Dallas Semiconductor公司推出的數(shù)字式溫度傳感器DS1820采用數(shù)字化一線總線技術(shù)具有許多優(yōu)異特性。其一，它將控制線、地址線、數(shù)據(jù)線合為一根導(dǎo)線，允許在同一根導(dǎo)線上掛接多個(gè)控制對(duì)象，形成多點(diǎn)一線總線測(cè)控系統(tǒng)。布線施工方便，成本低廉。其二，線路上傳送的是數(shù)字信號(hào)，所受干擾和損耗小，性能好。本課題旨在分析和設(shè)計(jì)基于數(shù)字化一線總線技術(shù)的溫度測(cè)控系統(tǒng)。本系統(tǒng)采用FPGA實(shí)現(xiàn)一個(gè)溫度采集控制器，用于傳感器和上位機(jī)的連接，并采用Microsoft公司的Visual C++作為開發(fā)平臺(tái)，運(yùn)用MSComm控件進(jìn)行串口通信，進(jìn)行命令的發(fā)送和接收。
上傳時(shí)間： 2013-07-29
上傳用戶：BOBOniu
基于微處理器的數(shù)字PID控制器改變了傳統(tǒng)模擬PID控制器參數(shù)整定不靈活的問(wèn)題。但是常規(guī)微處理器容易在環(huán)境惡劣的情況下出現(xiàn)程序跑飛的問(wèn)題，如果實(shí)現(xiàn)PID軟算法的微處理器因?yàn)閺?qiáng)干擾或其他原因而出現(xiàn)故障，會(huì)引起輸出值的大幅度變化或停止響應(yīng)。而FPGA的應(yīng)用可以從本質(zhì)上解決這個(gè)問(wèn)題。因此，利用FPGA開發(fā)技術(shù)，實(shí)現(xiàn)智能控制器算法的芯片化，使之能夠廣泛的用于各種場(chǎng)合，具有很大的應(yīng)用意義。 首先分析FPGA的內(nèi)部結(jié)構(gòu)特點(diǎn)，總結(jié)FPGA設(shè)計(jì)技術(shù)及開發(fā)流程，指出實(shí)現(xiàn)結(jié)構(gòu)優(yōu)化設(shè)計(jì)，降低設(shè)計(jì)難度，是擴(kuò)展設(shè)計(jì)功能、提高芯片性能和產(chǎn)品性價(jià)比的關(guān)鍵。控制系統(tǒng)由四個(gè)模塊組成，主要包括核心控制器模塊、輸入輸出模塊以及人機(jī)接口。其中控制器部分為系統(tǒng)的關(guān)鍵部件。在分析FPGA設(shè)計(jì)結(jié)構(gòu)類型和特點(diǎn)的基礎(chǔ)上，提出一種基于FPGA改進(jìn)型并行結(jié)構(gòu)的PID溫度控制器設(shè)計(jì)方法。在PID算法與FPGA的運(yùn)算器邏輯映像過(guò)程中，采用將補(bǔ)碼的加法器代替減法器設(shè)計(jì)，增加整數(shù)運(yùn)算結(jié)果的位擴(kuò)展處理，進(jìn)行不同數(shù)據(jù)類型的整數(shù)歸一化等不同角度的處理方法融合為一體，可以有效地減少邏輯運(yùn)算部件。應(yīng)用Ouartus Ⅱ圖形輸入與Verilog HDL語(yǔ)言相結(jié)合設(shè)計(jì)實(shí)現(xiàn)了PID控制器，用Modelsim仿真驗(yàn)證了設(shè)計(jì)結(jié)果的正確性，用Synplify Pro進(jìn)行電路綜合，在Quaitus Ⅱ軟件中實(shí)現(xiàn)布局布線，最后生成FPGA的編程文件。根據(jù)控制系統(tǒng)的要求，論文設(shè)計(jì)完成了12位模數(shù)AD轉(zhuǎn)換器、數(shù)據(jù)顯示器、按鍵等相關(guān)外圍接口電路。 將一階、純滯后、大慣性電阻爐溫作為控制對(duì)象，以EP1C3T144 FPGA為核心，構(gòu)建PID控制系統(tǒng)。在采用Pt100溫度傳感器、分辨率為2℃、最大溫度控制范圍0～400℃的條件下，實(shí)驗(yàn)結(jié)果表明，達(dá)到無(wú)超調(diào)的穩(wěn)定控制要求，為降低FPGA實(shí)現(xiàn)PID控制器的設(shè)計(jì)難度提供了有效的方法。
上傳時(shí)間： 2013-05-24
上傳用戶：gyq
在國(guó)家重大科學(xué)工程HIRFL-CSR的CSR控制系統(tǒng)中，需要高速數(shù)據(jù)獲取和處理系統(tǒng)。該系統(tǒng)通常采用存儲(chǔ)器作為數(shù)據(jù)緩沖存儲(chǔ)。同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器SDRAM憑借其集成度高、功耗低、可靠性高、處理能力強(qiáng)等優(yōu)勢(shì)成為最佳選擇。但是SDRAM卻具有復(fù)雜的時(shí)序，為了降低成本，所以采用目前很為流行的EDA技術(shù)，選擇可編程邏輯器件中廣泛使用的現(xiàn)場(chǎng)可編程門陣列FPGA，使用硬件描述語(yǔ)言VHDL，遵循先進(jìn)的自頂向下的設(shè)計(jì)思想實(shí)現(xiàn)對(duì)SDRAM控制器的設(shè)計(jì)。 論文引言部分簡(jiǎn)單介紹了CSR控制系統(tǒng)，指出論文的課題來(lái)源與實(shí)際意義。第二章首先介紹了存儲(chǔ)器的概況與性能指標(biāo)，其次較為詳細(xì)介紹了動(dòng)態(tài)存儲(chǔ)器DRAM的基本時(shí)序，最后對(duì)同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器SDRAM進(jìn)行詳盡論述，包括性能、特點(diǎn)、結(jié)構(gòu)以及最為重要的一些操作和時(shí)序。第三、四章分別論述本課題的SDRAM控制器硬件與軟件設(shè)計(jì)，重點(diǎn)介紹了具體芯片與FPGA設(shè)計(jì)技術(shù)。第五章為該SDRAM控制器在CsR控制系統(tǒng)中的一個(gè)經(jīng)典應(yīng)用，即同步事例處理器。最后對(duì)FPGA技術(shù)進(jìn)行總結(jié)與展望。 本論文完整論述了控制器的設(shè)計(jì)原理和具體實(shí)現(xiàn)。從測(cè)試的結(jié)果來(lái)看，本控制器無(wú)論從結(jié)構(gòu)上，還是軟硬件上設(shè)計(jì)均滿足了工程實(shí)際要求。
標(biāo)簽： SDRAM FPGA 制器設(shè)計(jì)
上傳時(shí)間： 2013-07-11
上傳用戶：hasan2015
汽車工業(yè)在國(guó)民經(jīng)濟(jì)增長(zhǎng)中發(fā)揮著越來(lái)越重要的作用。近幾年，雖然我國(guó)的汽車工業(yè)已經(jīng)得到了飛速的發(fā)展，但汽車ECU(Electronic Control Unit)的設(shè)計(jì)制造一直無(wú)法實(shí)現(xiàn)國(guó)產(chǎn)化，嚴(yán)重制約了汽車工業(yè)的發(fā)展。針對(duì)這個(gè)現(xiàn)狀，本課題對(duì)于ECU的設(shè)計(jì)進(jìn)行了初步研究。首次嘗試了基于SOPC技術(shù)的ECU系統(tǒng)設(shè)計(jì)，并利用dSPACE實(shí)時(shí)仿真發(fā)動(dòng)機(jī)，完成了ECU的硬件在回路仿真，對(duì)控制效果進(jìn)行了測(cè)試和分析。 目前，市場(chǎng)上的ECU系統(tǒng)都是基于專用單片機(jī)的。本文首先對(duì)現(xiàn)有的汽車發(fā)動(dòng)機(jī)控制器結(jié)構(gòu)進(jìn)行了分析比較，總結(jié)出ECU的主要組成部件；而后通過(guò)各類方案的對(duì)比，確定了本課題采用基于FPGA的嵌入NIOS Ⅱ軟核的SOPC技術(shù)方案。 之后，進(jìn)行了汽車發(fā)動(dòng)機(jī)模型搭建和控制算法的設(shè)計(jì)。發(fā)動(dòng)機(jī)模型以Hendricks提出的均值模型為基礎(chǔ)，參考mathworks公司的發(fā)動(dòng)機(jī)建模方案進(jìn)行設(shè)計(jì)。并在該模型基礎(chǔ)上，參考Fekete提出的針對(duì)多缸發(fā)動(dòng)機(jī)的基于模型的空燃比控制策略和mathworks發(fā)動(dòng)機(jī)控制方案，建立了以控制空燃比為核心的發(fā)動(dòng)機(jī)噴油控制算法。并通過(guò)simulink的仿真，驗(yàn)證了模型和算法的合理有效性。 基于系統(tǒng)設(shè)計(jì)總體方案，完成了ECU硬件電路設(shè)計(jì)，并在該系統(tǒng)中完成了上述算法的移植和優(yōu)化。最后，利用dSPACE實(shí)時(shí)仿真發(fā)動(dòng)機(jī)，進(jìn)行ECU的硬件在回路仿真，對(duì)本文設(shè)計(jì)的ECU系統(tǒng)進(jìn)行了測(cè)試。證實(shí)了該ECU方案在空燃比控制方面取得了較好的效果。 本論文以大量的圖示形式介紹了發(fā)動(dòng)機(jī)模型和系統(tǒng)軟硬件設(shè)計(jì)，使得系統(tǒng)結(jié)構(gòu)和軟件流程等一目了然，淺顯易懂。同時(shí)論文中采用的基于SOPC技術(shù)的ECU設(shè)計(jì)具有一定創(chuàng)新性，對(duì)于其他ECU系統(tǒng)的開發(fā)和設(shè)計(jì)具有一定指導(dǎo)意義。
標(biāo)簽： FPGA 汽車發(fā)動(dòng)機(jī) 控制器
上傳時(shí)間： 2013-07-11
上傳用戶：小眼睛LSL
感應(yīng)電機(jī)由于具有可靠性好、結(jié)構(gòu)簡(jiǎn)單、價(jià)格低廉和體積小等優(yōu)點(diǎn)，成為生產(chǎn)實(shí)踐中應(yīng)用最廣泛的一種電動(dòng)機(jī)。然而，感應(yīng)電機(jī)是一個(gè)多變量、強(qiáng)耦合、非線性的時(shí)變系統(tǒng)，這使得感應(yīng)電機(jī)的控制十分復(fù)雜，尤其是在對(duì)控制精度要求比較高的場(chǎng)合，設(shè)計(jì)出高精度的感應(yīng)電機(jī)控制系統(tǒng)變得非常困難。 針對(duì)高精度感應(yīng)電機(jī)控制較困難的問(wèn)題，本文分析了感應(yīng)電機(jī)的數(shù)學(xué)建模方法及電機(jī)控制策略問(wèn)題。在對(duì)感應(yīng)電機(jī)的數(shù)學(xué)模型進(jìn)行了數(shù)學(xué)推導(dǎo)的基礎(chǔ)上，在Matlab/Simulink平臺(tái)上建立了感應(yīng)電機(jī)的電機(jī)模型，提出了一種感應(yīng)電機(jī)控制系統(tǒng)仿真建模的新方法。對(duì)常用的數(shù)字脈寬調(diào)制方法進(jìn)行了數(shù)學(xué)推導(dǎo)及仿真研究，并將模糊控制理論應(yīng)用于感應(yīng)電機(jī)的變頻調(diào)速系統(tǒng)中，改善了傳統(tǒng)PI控制器超調(diào)較大、響應(yīng)較慢、魯棒性差的缺點(diǎn)。仿真結(jié)果驗(yàn)證模糊PI控制方案的優(yōu)越性。 在感應(yīng)電機(jī)建模仿真的基礎(chǔ)上，根據(jù)高精度感應(yīng)電機(jī)控制器的需求及FPGA的特點(diǎn)，本文提出感應(yīng)電機(jī)控制器的的設(shè)計(jì)方案。按照FPGA模塊化設(shè)計(jì)思想，將整個(gè)系統(tǒng)進(jìn)行了合理的劃分，對(duì)SVPWM、Park變換、模糊PI控制器、反饋速度測(cè)量等重要模塊的FPGA硬件實(shí)現(xiàn)算法進(jìn)行了深入的研究。并在一些模塊算法的設(shè)計(jì)上提出了自己的思路。各模塊在Modelsim平臺(tái)上完成功能仿真后并下載到Spartan-3E開發(fā)板上完成硬件驗(yàn)證。
標(biāo)簽： FPGA 感應(yīng)電機(jī) 控制器
上傳時(shí)間： 2013-04-24
上傳用戶：tdyoung
本文針對(duì)目前國(guó)內(nèi)外基于FPGA實(shí)現(xiàn)模糊控制器的理論、EDA軟件工具的使用以及FPGA 技術(shù)的發(fā)展，對(duì)模糊控制器的設(shè)計(jì)作了有益的探索，并達(dá)到了預(yù)期的實(shí)驗(yàn)效果。文章綜述了模糊控制理論的產(chǎn)生、發(fā)展、應(yīng)用現(xiàn)狀以及今后的發(fā)展方向；介紹了模糊邏輯、模糊控制的基本原理和模糊控制器的結(jié)構(gòu)；闡述了常規(guī)模糊控制器的設(shè)計(jì)過(guò)程。文章介紹了運(yùn)用 VHDL語(yǔ)言進(jìn)行模糊控制器的設(shè)計(jì)過(guò)程。對(duì)模糊控制過(guò)程中隸屬度函數(shù)的存儲(chǔ)采用了分段存儲(chǔ)法，其設(shè)計(jì)方法簡(jiǎn)單，提高了運(yùn)算速度和運(yùn)算精度。采用了“最大－最小”函數(shù)法簡(jiǎn)化了模糊控制規(guī)則的推理過(guò)程。運(yùn)用“倒數(shù)相乘法”實(shí)現(xiàn)除法器的設(shè)計(jì)，能夠?qū)崿F(xiàn)任意數(shù)的除法運(yùn)算，且精度較高。并以模糊空調(diào)溫度控制器為例進(jìn)行了理論說(shuō)明和模糊設(shè)計(jì)，并給出了相應(yīng)的VHDL代碼。整體設(shè)計(jì)及其各個(gè)模塊都在ALTERA公司的EDA 工具Quartus Ⅱ和Modelsim SE平臺(tái)上進(jìn)行了邏輯綜合及功能時(shí)序仿真，綜合與仿真的結(jié)果表明，基于FPGA的模糊控制器芯片消耗較少的硬件資源，達(dá)到了較高的設(shè)計(jì)性能，在速度和資源利用率方面均達(dá)到了較優(yōu)的狀態(tài)，通過(guò)在 FPGA開發(fā)板上的驗(yàn)證與測(cè)試，測(cè)試結(jié)果表明，所設(shè)計(jì)的模糊控制器可滿足實(shí)時(shí)模糊控制的要求。關(guān)鍵詞：模糊邏輯 模糊控制器 VHDL FPGA
上傳時(shí)間： 2013-04-24
上傳用戶：003030
激光打標(biāo)是一種利用高能量的激光束在打標(biāo)物體表面刻下永久性標(biāo)識(shí)的技術(shù)。與傳統(tǒng)的壓刻等方法相比，激光打標(biāo)具有速度快、無(wú)污染、質(zhì)量高、性能穩(wěn)定、不接觸物體表面等優(yōu)點(diǎn)。激光打標(biāo)是目前工業(yè)產(chǎn)品標(biāo)記的先進(jìn)技術(shù)，是一種高效的標(biāo)記方法。傳統(tǒng)的基于ISA總線、PCI總線或者USB總線的激光打標(biāo)控制器增加了激光打標(biāo)機(jī)的成本和體積。本文提出一種基于ARM+FPGA架構(gòu)的嵌入式系統(tǒng)方案，主要的研究工作如下：首先，介紹了激光打標(biāo)系統(tǒng)的組成，激光打標(biāo)技術(shù)的發(fā)展現(xiàn)狀和激光打標(biāo)機(jī)的原理。根據(jù)激光打標(biāo)控制系統(tǒng)的功能要求和性能要求，提出了ARM+FPGA的總體設(shè)計(jì)，并簡(jiǎn)要討論了ARM和FPGA的特點(diǎn)和優(yōu)勢(shì)。ARM處理器的主要功能是完成打標(biāo)內(nèi)容的輸入和變換處理，打標(biāo)機(jī)參數(shù)的設(shè)置和控制打標(biāo)。FPGA的作用是接收、存儲(chǔ)和轉(zhuǎn)換打標(biāo)數(shù)據(jù)，然后產(chǎn)生控制信號(hào)去控制激光打標(biāo)設(shè)備。然后，詳細(xì)討論了激光打標(biāo)機(jī)控制器的硬件電路設(shè)計(jì)，包括ARM控制單元電路、FPGA控制單元電路和數(shù)模轉(zhuǎn)換模塊等。為了使控制器能夠長(zhǎng)時(shí)間可靠穩(wěn)定地工作，還采取了隔離技術(shù)等許多抗干擾措施。完成了 FPGA中各個(gè)模塊的程序設(shè)計(jì)，利用Quartus Ⅱ軟件進(jìn)行了仿真驗(yàn)證，調(diào)試了控制器的功能。本文所設(shè)計(jì)的嵌入式激光打標(biāo)控制器發(fā)揮了ARM和FPGA各自的優(yōu)勢(shì)。經(jīng)過(guò)在實(shí)際打標(biāo)系統(tǒng)中的測(cè)試，證明本次設(shè)計(jì)的激光打標(biāo)機(jī)控制器實(shí)現(xiàn)了預(yù)期的功能，取得了滿意的打標(biāo)效果。關(guān)鍵詞：ARM，F(xiàn)PGA，激光打標(biāo)，F(xiàn)IFO，CO2激光器，掃描振鏡系統(tǒng)
標(biāo)簽： ARMFPGA 激光打標(biāo) 制器設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：hewenzhi
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
