<li id="0y6m6"></li>
國家863項目“飛行控制計算機系統(tǒng)FC通信卡研制”的任務(wù)是研究設(shè)計符合CPCI總線標(biāo)準(zhǔn)的FC通信卡。本課題是這個項目的進一步引伸，用于設(shè)計SCI串行通信接口，以實現(xiàn)環(huán)上多計算機系統(tǒng)間的高速串行通信。 本文以此項目為背景，對基于FPGA的SCI串行通信接口進行研究與實現(xiàn)。論文先概述SCI協(xié)議，接著對SCI串行通信接口的兩個模塊：SCI節(jié)點模型模塊和CPCI總線接口模塊的功能和實現(xiàn)進行了詳細的論述。 SCI節(jié)模型包含Aurora收發(fā)模塊、中斷進程、旁路FIFO、接受和發(fā)送存儲器、地址解碼、MUX。在SCI節(jié)點模型的實現(xiàn)上，利用FPGA內(nèi)嵌的RocketIO高速串行收發(fā)器實現(xiàn)主機之間的高速串行通信，并利用Aurora IP核實現(xiàn)了Aurora鏈路層協(xié)議；設(shè)計一個同步FIFO實現(xiàn)旁路FIFO；利用FPGA上的塊RAM實現(xiàn)發(fā)送和接收存儲器；中斷進程、地址解碼和多路復(fù)合分別在控制邏輯中實現(xiàn)。 CPCI總線接口包括PCI核、PCI核的配置模塊以及用戶邏輯三個部分。本課題中，采用FPGA+PCI軟核的方法來實現(xiàn)CPCI總線接口。PCI核作為PCI總線與用戶邏輯之間的橋梁：PCI核的配置模塊負責(zé)對PCI核進行配置，得到用戶需要的PCI核；用戶邏輯模塊負責(zé)實現(xiàn)整個通信接口具體的內(nèi)部邏輯功能；并引入中斷機制來提高SCI通信接口與主機之間數(shù)據(jù)交換的速率。 設(shè)計選用硬件描述語言VerilogHDL和VHDL，在開發(fā)工具Xilinx ISE7.1中完成整個系統(tǒng)的設(shè)計、綜合、布局布線，利用Modelsim進行功能及時序仿真，使用DriverWorks為SCI串行通信接口編寫WinXP下的驅(qū)動程序，用VC++6.0編寫相應(yīng)的測試應(yīng)用程序。最后，將FPGA設(shè)計下載到FC通信卡中運行，并利用ISE內(nèi)嵌的ChipScope Pro虛擬邏輯分析儀對設(shè)計進行驗證，運行結(jié)果正常。 文章最后分析傳輸性能上的原因，指出工作中的不足之處和需要進一步完善的地方。
標(biāo)簽： FPGA SCI 串行通信接口
上傳時間： 2013-04-24
上傳用戶：竺羽翎2222
當(dāng)前，在系統(tǒng)級互連設(shè)計中高速串行I/O技術(shù)迅速取代傳統(tǒng)的并行I/O技術(shù)正成為業(yè)界趨勢。人們已經(jīng)意識到串行I/O“潮流”是不可避免的，因為在高于1Gbps的速度下，并行I/O方案已經(jīng)達到了物理極限，不能再提供可靠和經(jīng)濟的信號同步方法。基于串行I/O的設(shè)計帶來許多傳統(tǒng)并行方法所無法提供的優(yōu)點，包括：更少的器件引腳、更低的電路板空間要求、減少印刷電路板（PCB）層數(shù)、PCB布局布線更容易、接頭更小、EMI更少，而且抵抗噪聲的能力也更好。高速串行I/O技術(shù)正被越來越廣泛地應(yīng)用于各種系統(tǒng)設(shè)計中，包括PC、消費電子、海量存儲、服務(wù)器、通信網(wǎng)絡(luò)、工業(yè)計算和控制、測試設(shè)備等。迄今業(yè)界已經(jīng)發(fā)展出了多種串行系統(tǒng)接口標(biāo)準(zhǔn)，如PCI Express、串行RapidIO、InfiniBand、千兆以太網(wǎng)、10G以太網(wǎng)XAUI、串行ATA等等。 Aurora協(xié)議是為私有上層協(xié)議或標(biāo)準(zhǔn)上層協(xié)議提供透明接口的串行互連協(xié)議，它允許任何數(shù)據(jù)分組通過Aurora協(xié)議封裝并在芯片間、電路板間甚至機箱間傳輸。Aurora鏈路層協(xié)議在物理層采用千兆位串行技術(shù)，每物理通道的傳輸波特率可從622Mbps擴展到3.125Gbps。Aurora還可將1至16個物理通道綁定在一起形成一個虛擬鏈路。16個通道綁定而成的虛擬鏈路可提供50Gbps的傳輸波特率和最大40Gbps的全雙工數(shù)據(jù)傳輸速率。Aurora可優(yōu)化支持范圍廣泛的應(yīng)用，如太位級路由器和交換機、遠程接入交換機、HDTV廣播系統(tǒng)、分布式服務(wù)器和存儲子系統(tǒng)等需要極高數(shù)據(jù)傳輸速率的應(yīng)用。 傳統(tǒng)的標(biāo)準(zhǔn)背板如VME總線和CompactPCI總線都是采用并行總線方式。然而對帶寬需求的不斷增加使新興的高速串行總線背板正在逐漸取代傳統(tǒng)的并行總線背板。現(xiàn)在，高速串行背板速率普遍從622Mbps到3.125Gbps，甚至超過10Gbps。AdvancedTCA（先進電信計算架構(gòu)）正是在這種背景下作為新一代的標(biāo)準(zhǔn)背板平臺被提出并得到快速的發(fā)展。它由PCI工業(yè)計算機制造商協(xié)會（PICMG）開發(fā)，其主要目的是定義一種開放的通信和計算架構(gòu)，使它們能被方便而迅速地集成，滿足高性能系統(tǒng)業(yè)務(wù)的要求。ATCA作為標(biāo)準(zhǔn)串行總線結(jié)構(gòu)，支持高速互聯(lián)、不同背板拓撲、高信號密度、標(biāo)準(zhǔn)機械與電氣特性、足夠步線長度等特性，滿足當(dāng)前和未來高系統(tǒng)帶寬的要求。 采用FPGA設(shè)計高速串行接口將為設(shè)計帶來巨大的靈活性和可擴展能力。Xilinx Virtex-IIPro系列FPGA芯片內(nèi)置了最多24個RocketIO收發(fā)器，提供從622Mbps到3.125Gbps的數(shù)據(jù)速率并支持所有新興的高速串行I/O接口標(biāo)準(zhǔn)。結(jié)合其強大的邏輯處理能力、豐富的IP核心支持和內(nèi)置PowerPC處理器，為企業(yè)從并行連接向串行連接的過渡提供了一個理想的連接平臺。 本文論述了采用Xilinx Virtex-IIPro FPGA設(shè)計傳輸速率為2.5Gbps的高速串行背板接口，該背板接口完全符合PICMG3.0規(guī)范。本文對串行高速通道技術(shù)的發(fā)展背景、現(xiàn)狀及應(yīng)用進行了簡要的介紹和分析，詳細分析了所涉及到的主要技術(shù)包括線路編解碼、控制字符、逗點檢測、擾碼、時鐘校正、通道綁定、預(yù)加重等。同時對AdvancedTCA規(guī)范以及Aurora鏈路層協(xié)議進行了分析， 并在此基礎(chǔ)上給出了FPGA的設(shè)計方法。最后介紹了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT設(shè)計工具，可在標(biāo)準(zhǔn)ATCA機框內(nèi)完成單通道速率為2.5Gbps的全網(wǎng)格互聯(lián)。
標(biāo)簽： FPGA ATCA Gbps 2.5
上傳時間： 2013-05-29
上傳用戶：frank1234
隨著電子設(shè)備的迅猛發(fā)展，“讓全部設(shè)備接入網(wǎng)絡(luò)”已經(jīng)成為一種發(fā)展趨勢。通過嵌入式串口服務(wù)器，可以讓現(xiàn)有的串行設(shè)備擁有聯(lián)網(wǎng)功能，避免了投資大量人力、物力，有利于對傳統(tǒng)串行設(shè)備進行更換或者升級。 本文設(shè)計的串口服務(wù)器采用嵌入式處理器和Linux操作系統(tǒng)，把現(xiàn)有的基于串行接口的數(shù)據(jù)轉(zhuǎn)化成以太網(wǎng)數(shù)據(jù)，然后進行數(shù)據(jù)存取，將傳統(tǒng)的串行數(shù)據(jù)送往網(wǎng)絡(luò)。 論文主要研究了以下內(nèi)容： 第一，在研究串口服務(wù)器網(wǎng)關(guān)工作機理的基礎(chǔ)上，分析高性能串口網(wǎng)絡(luò)服務(wù)器的功能需求。 第二，基于AT91ARM9200微處理器及LXT971ALE網(wǎng)絡(luò)接口芯片等構(gòu)建嵌入式系統(tǒng)，完成RS232-TCP/IP轉(zhuǎn)換網(wǎng)關(guān)的軟硬件設(shè)計，實現(xiàn)最多32路串行終端同時接入以太網(wǎng)的高性能串口服務(wù)器。 第三，在RH Linux 9.0為ARM處理器提供的交叉開發(fā)工具下移植Linux，為嵌入式串口服務(wù)器設(shè)計服務(wù)器端與客戶端工作模式，同時設(shè)計實現(xiàn)系統(tǒng)參數(shù)的在線配置功能。 第四，在客戶端和服務(wù)器端分別設(shè)計串口服務(wù)器的基本API函數(shù)，為系統(tǒng)二次開發(fā)打下良好的基礎(chǔ)。
標(biāo)簽： ARM 嵌入式 多串口 網(wǎng)絡(luò)服務(wù)器
上傳用戶：mqien
第三代移動通信系統(tǒng)及技術(shù)是目前通信領(lǐng)域的研究熱點。本系統(tǒng)采用了第三代移動通信系統(tǒng)的部分關(guān)鍵技術(shù)，采用直接序列擴頻方式實現(xiàn)多路寬帶信號的碼分復(fù)用傳輸。在系統(tǒng)設(shè)計中，我們綜合考慮了系統(tǒng)性能要求，功能實現(xiàn)復(fù)雜度與系統(tǒng)資源利用率，選擇了并行導(dǎo)頻體制、串行滑動相關(guān)捕獲方式、延遲鎖相環(huán)跟蹤機制、導(dǎo)頻信道估計方案和相干解擴方式，并在Quartus軟件平臺上采用VHDL語言，在FPGA芯片CycloneEP1C12Q240C8上完成了系統(tǒng)設(shè)計。通過對硬件測試板的測試表明文中介紹的方案和設(shè)計方法是可行和有效的。并在測試的基礎(chǔ)上對系統(tǒng)提出了改進意見。
標(biāo)簽： FPGA 多路 分 通信系統(tǒng)
上傳時間： 2013-06-27
上傳用戶：fzy309228829
一、 尺寸：長63mmX寬48mmX高16mm 二、 主要芯片：FR1205(NMOS) 三、 輸入控制電壓：直流5V 輸出控制電壓12V~55V，電流為44A 四、串口下載程序 五、 特點： 1、輸入控制電源與被控電源隔離 2、具有四路輸出信號指示。 3、具有四路光耦隔離 4、四路輸入信號低電平有效時有效 5、輸入使用排針可方便與單片機設(shè)備相連 6、輸出使用接線端子可方便接被控設(shè)備供電電源 7、輸出可控制5—55V直流電源
標(biāo)簽： 場效應(yīng)管 使用說明 模塊
上傳時間： 2013-10-09
上傳用戶：zhf01y
XRP7714是一款四輸出脈寬調(diào)制（PWM）分級降壓（step down）DC-DC控制器，并具有內(nèi)置LDO提供待機電源。該器件在單個IC上為電池供電的產(chǎn)品提供了整套的電源管理方案，并且通過內(nèi)含的I2C串行接口進行整體的編程配置。XRP7714器件的每一路輸出電壓的編程范圍是0.9V～5.1V，此范圍內(nèi)無需外部分壓器。可編程DPWM開關(guān)頻率的范圍從300kHz到1.5MHz，使用戶能夠在效率和元件大小之間取得最優(yōu)方案。為了讓用戶能夠在設(shè)計的多路電源XRP7714系統(tǒng)能夠取得最優(yōu)的方案，下文將詳細的介紹影響XRP7714系統(tǒng)效率的參數(shù)設(shè)置以及外圍器件的選型。
標(biāo)簽： 7714 XRP 多路電源 參數(shù)
上傳時間： 2013-10-31
上傳用戶：chendawei
? 尺寸：長152mmX寬163mmX高25mm ? 主要芯片：STC89C52RC（支持51單片機） ? 工作電壓：直流12伏(另有24V) 二、 特點 ? RS485標(biāo)準(zhǔn)接口 ? 16路輸出光電隔離控制繼電器。 ? 標(biāo)準(zhǔn)的11.0592M晶振。（便于設(shè)置串口波特率） ? 具有上電復(fù)位和手動復(fù)位。 ? MODBUS_RTU標(biāo)準(zhǔn)協(xié)議控制 ? 帶有掉電存儲功能，該單片機內(nèi)部集成。 ? 輸出16路繼電器LED指示。 ? 軟件設(shè)定地址等參數(shù)
標(biāo)簽： Modbus_RTU 模式 控制板 繼電器輸出
上傳時間： 2013-10-08
上傳用戶：gdgzhym
摘要：介紹利用80C31單片機串行口、廉價的74HC164和74HC244集成塊實現(xiàn)多個LED顯示的一種簡單方法，利用該方法設(shè)計的多路LED顯示系統(tǒng)具有硬件結(jié)構(gòu)簡單、軟件編程容易和價格低廉的特點。關(guān)鍵詞：單片機 串行口 LED 顯示 80C31
標(biāo)簽： 80C31 LED 單片機 串行口
上傳時間： 2013-12-31
上傳用戶：時代將軍
單片機串行口 單片機是一種集成在電路芯片，是采用超大規(guī)模集成電路技術(shù)把具有數(shù)據(jù)處理能力的中央處理器CPU隨機存儲器RAM、只讀存儲器ROM、多種I/O口和中斷系統(tǒng)、定時器/計時器等功能（可能還包括顯示驅(qū)動電路、脈寬調(diào)制電路、模擬多路轉(zhuǎn)換器、A/D轉(zhuǎn)換器等電路）集成到一塊硅片上構(gòu)成的一個小而完善的計算機系統(tǒng)。
標(biāo)簽： 單片機 串行口
上傳時間： 2014-12-27
上傳用戶：x18010875091
單片機串行通信發(fā)射機 我所做的單片機串行通信發(fā)射機主要在實驗室完成,參考有關(guān)的書籍和資料，個人完成電路的設(shè)計、焊接、檢查、調(diào)試，再根據(jù)自己的硬件和通信協(xié)議用匯編語言編寫發(fā)射和顯示程序，然后加電調(diào)試，最終達到準(zhǔn)確無誤的發(fā)射和顯示。在這過程中需要選擇適當(dāng)?shù)脑侠淼碾娐穲D扎實的焊接技術(shù)，基本的故障排除和糾正能力，會使用基本的儀器對硬件進行調(diào)試，會熟練的運用匯編語言編寫程序，會用相關(guān)的軟件對自己的程序進行翻譯，并燒進芯片中，要與對方接收機統(tǒng)一通信協(xié)議，要耐心的反復(fù)檢查、修改和調(diào)試，直到達到預(yù)期目的。單片機串行通信發(fā)射機采用串行工作方式，發(fā)射并顯示兩位數(shù)字信息，既顯示00-99，使數(shù)據(jù)能夠在不同地方傳遞。硬件部分主要分兩大塊，由AT89C51和多個按鍵組成的控制模塊，包括時鐘電路、控制信號電路，時鐘采用6MHZ晶振和30pF的電容來組成內(nèi)部時鐘方式，控制信號用手動開關(guān)來控制，P1口來控制，P2、P3口產(chǎn)生信號并通過共陽極數(shù)碼管來顯示，軟件采用匯編語言來編寫，發(fā)射程序在通信協(xié)議一致的情況下完成數(shù)據(jù)的發(fā)射，同時顯示程序?qū)Πl(fā)射的數(shù)據(jù)加以顯示。畢業(yè)設(shè)計的目的是了解基本電路設(shè)計的流程，豐富自己的知識和理論，鞏固所學(xué)的知識，提高自己的動手能力和實驗?zāi)芰Γ瑥亩邆湟欢ǖ脑O(shè)計能力。我做得的畢業(yè)設(shè)計注重于對單片機串行發(fā)射的理論的理解，明白發(fā)射機的工作原理，以便以后單片機領(lǐng)域的開發(fā)和研制打下基礎(chǔ)，提高自己的設(shè)計能力，培養(yǎng)創(chuàng)新能力，豐富自己的知識理論，做到理論和實際結(jié)合。本課題的重要意義還在于能在進一步層次了解單片機的工作原理，內(nèi)部結(jié)構(gòu)和工作狀態(tài)。理解單片機的接口技術(shù)，中斷技術(shù)，存儲方式，時鐘方式和控制方式，這樣才能更好的利用單片機來做有效的設(shè)計。我的畢業(yè)設(shè)計分為兩個部分，硬件部分和軟件部分。硬件部分介紹：單片機串行通信發(fā)射機電路的設(shè)計，單片機AT89C51的功能和其在電路的作用。介紹了AT89C51的管腳結(jié)構(gòu)和每個管腳的作用及各自的連接方法。AT89C51 與MCS-51 兼容，4K字節(jié)可編程閃爍存儲器，壽命：1000次可擦，數(shù)據(jù)保存10年，全靜態(tài)工作：0HZ-24HZ，三級程序存儲器鎖定，128*8 位內(nèi)部RAM，32 跟可編程I/O 線，兩個16 位定時/計數(shù)器，5 個中斷源，5 個可編程串行通道，低功耗的閑置和掉電模式，片內(nèi)震蕩和時鐘電路，P0和P1 可作為串行輸入口，P3口因為其管腳有特殊功能，可連接其他電路。例如P3.0RXD 作為串行輸出口，其中時鐘電路采用內(nèi)時鐘工作方式，控制信號采用手動控制。數(shù)據(jù)的傳輸方式分為單工、半雙工、全雙工和多工工作方式；串行通信有兩種形式，異步和同步通信。介紹了串行串行口控制寄存器，電源管理寄存器PCON，中斷允許寄存器IE，還介紹了數(shù)碼顯示管的工作方式、組成，共陽極和共陰極數(shù)碼顯示管的電路組成，有動態(tài)和靜態(tài)顯示兩種方式，說明了不同顯示方法與單片機的連接。再后來還介紹了硬件的焊接過程，及在焊接時遇到的問題和應(yīng)該注意的方面。硬件焊接好后的檢查電路、不裝芯片上電檢查及上電裝芯片檢查。軟件部分：在了解電路設(shè)計原理后，根據(jù)原理和目的畫出電路流程圖，列出數(shù)碼顯示的斷碼表，計算波特率，設(shè)置串行口，在與接受機設(shè)置相同的通信協(xié)議的基礎(chǔ)上編寫顯示和發(fā)射程序。編寫完程序還要進行編譯，這就必須會使用編譯軟件。介紹了編譯軟件的使用和使用過程中遇到的問題，及在編譯后燒入芯片使用的軟件PLDA，后來的加電調(diào)試，及遇到的問題，在沒問題后與接受機連接，發(fā)射數(shù)據(jù)，直到對方準(zhǔn)確接收到。在軟件調(diào)試過程中將詳細介紹調(diào)試遇到的問題，例如：通信協(xié)議是否相同，數(shù)碼管是否與芯片連接對應(yīng)，計數(shù)器是否開始計數(shù)等。
標(biāo)簽： 單片機 串行通信 發(fā)射機
上傳時間： 2013-10-19
上傳用戶：uuuuuuu
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
