FPGA實現(xiàn)的SPI串行通信 可以方便的與微控器建立通信
上傳時間： 2017-09-09
上傳用戶：維子哥哥
串口是目前最常用的一種串行通訊接口它是在年由美國電子工業(yè)協(xié)會聯(lián)合貝爾系統(tǒng)調(diào)制解調(diào)器廠家及計算機終端生產(chǎn)廠家共同制定的用于串行通訊的標準
上傳時間： 2017-09-10
上傳用戶：ddddddos
并串轉(zhuǎn)換器：將并行輸入的信號以串行方式輸出，這里要注意需先對時鐘進行分頻，用得到的低頻信號控制時序，有利于觀察結(jié)果（可以通過L燈觀察結(jié)果）
標簽： 轉(zhuǎn)換器 并行 信號 串行方式
上傳時間： 2013-12-21
上傳用戶：jiahao131
并/串轉(zhuǎn)換器即并行輸入、串行輸出轉(zhuǎn)換器，例如一個8bit輸入的并/串轉(zhuǎn)換器，輸出時鐘頻率是輸入時鐘頻率的8倍，輸入端一個時鐘到來，8個輸入端口同時輸入數(shù)據(jù)；輸出端以8倍的速度將并行輸入的8bit串行輸出，至于從高位輸出還是從低位輸出，可以再程序中指定。
標簽： 轉(zhuǎn)換器 并行 串行 輸入
上傳時間： 2014-01-21
上傳用戶：2467478207
0407、制作MCS-51串行HEX調(diào)試器
標簽：
上傳時間： 2014-04-09
上傳用戶：hmj0353
串行數(shù)據(jù)轉(zhuǎn)換器接口，你需要的資源，你指的用歐
標簽： 串行數(shù)據(jù) 轉(zhuǎn)換器接口
上傳時間： 2016-05-19
上傳用戶：胡文俊12
LTC2756 18位乘法串行輸入電流輸出數(shù)模轉(zhuǎn)換器DAC模塊ALTIUM原理圖+PCB文件，硬件4層板設(shè)計，大小為66mmx39mm，ALTIUM設(shè)計的工程文件，包括完整的原理圖和PCB文件，可以做為你的設(shè)計參考。 原理圖器件列表： Library Component Count : 14 Name Description ---------------------------------------------------------------------------------------------------- AD8397ARDZ Imported Capacitor CAP.,1uF,X74,10V,10%,1206 Header 10X1 2.54 Header, 100mil, 2x1_1Header, 100mil, 2x1, Tin plated, TH Header, 100mil, 3x1 Header, 100mil, 3x1, Tin plated, TH KJDZ-2 快接端子 LT1012 LT1012 LT1360 LT1360 LTC2054_1 LTC2054 LTC2756AIG LTC2756AIG LTC6244 Imported LTC6655 LTC6655 Resistor RES.,1K OHMS,5%,1/16W,0603 SMA-KE CONNECTOR, SHEILDED, END LAUNCH JACK, GOLD PLATED, FOR 0.062 PCB, EDGE MOUNTED
上傳時間： 2021-12-22
上傳用戶：
該系統(tǒng)是一款磁卡閱讀存儲器，根據(jù)用戶要求解決了普通閱讀器只能實時連接計算機，不能單獨使用的問題。而且針對作為特殊用途的磁卡，要求三道磁道都記錄數(shù)據(jù)，并且第三磁道記錄格式與標準規(guī)定的記錄格式不同時，系統(tǒng)配套的應(yīng)用程序?qū)ζ渥隽苏_譯碼、顯示。 @@ 整個系統(tǒng)包括單片機控制的閱讀存儲器硬件部分，和配套使用的計算機界面應(yīng)用程序軟件部分。其中硬件電路包括磁條譯碼芯片、外部存儲器芯片、串口電平轉(zhuǎn)換芯片等等，所有的工作過程都是由單片機控制。我們這里選用紫外線擦除的87C52單片機，電路使用的集成電路芯片都是采用SMT封裝器件，極大縮小了讀存器的體積，使用簡單，攜帶方便。 @@ 磁條譯碼芯片采用的是中青科技有限公司出品的M3-230.LQ F/2F解碼器集成電路。該IC實現(xiàn)了磁信號到電信號的轉(zhuǎn)換。外部存儲器則是使用的8K Bytes的24LC65集成芯片，擴展8片，總?cè)萘窟_到8×8K。 @@ MAXIM公司出品的MAX232實現(xiàn)了單片機TTL電平到RS232接口電平的轉(zhuǎn)換，從而與計算機串口實現(xiàn)硬件連接。 @@ 計算機界面顯示程序采用當今使用最廣的面向?qū)ο缶幊陶Z言Visual Basic 6.0版本(以后簡稱VB)，并且使用VB帶有的串口通信控件MScomm，通過設(shè)置其屬性，使其和下位機單片機協(xié)議保持一致，進而進行正確的串口通信。關(guān)于磁道上數(shù)據(jù)記錄的譯碼，則是通過對每條磁道上數(shù)據(jù)記錄進行多次實驗，認真分析，進而得到了各條磁道各自的編碼規(guī)則，按照其規(guī)則對其譯碼顯示。這部分程序也是通過VB編程語言實現(xiàn)的。另外，計算機應(yīng)用程序部分還實現(xiàn)了對下位機讀存器的擦除控制。 @@關(guān)鍵詞：磁卡，閱讀存儲器，單片機，串口通信，track3數(shù)據(jù)譯碼
上傳時間： 2013-08-05
上傳用戶：黃華強
現(xiàn)代社會信息量爆炸式增長，由于網(wǎng)絡(luò)、多媒體等新技術(shù)的發(fā)展，用戶對帶寬和速度的需求快速增加。并行傳輸技術(shù)由于時鐘抖動和偏移，以及PCB布線的困難，使得傳輸速率的進一步提升面臨設(shè)計的極限；而高速串行通信技術(shù)憑借其帶寬大、抗干擾性強和接口簡單等優(yōu)勢，正迅速取代傳統(tǒng)的并行技術(shù)，成為業(yè)界的主流。 本論文針對目前比較流行并且有很大發(fā)展?jié)摿Φ膬煞N高速串行接口電路——高速鏈路口和Rocket I/O進行研究，并以Xilinx公司最新款的Virtex-5 FPGA為研究平臺進行仿真設(shè)計。本論文的主要工作是以某低成本相控陣雷達信號處理機為設(shè)計平臺，在其中的一塊信號處理板上，進行了基于LVDS(Low VoltageDifferential Signal)技術(shù)的高速LinkPort(鏈路口)設(shè)計和基于CML(Current ModeLogic)技術(shù)的Rocket I/O高速串行接口設(shè)計。首先在FPGA的軟件中進行程序設(shè)計和功能、時序的仿真，當仿真驗證通過之后，重點是在硬件平臺上進行調(diào)試。硬件調(diào)試驗證的方法是將DSP TS201的鏈路口功能與在FPGA中的模擬高速鏈路口相連接，進行數(shù)據(jù)的互相傳送，接收和發(fā)送的數(shù)據(jù)相同，證明了高速鏈路口設(shè)計的正確性。并且在硬件調(diào)試時對Rocket IO GTP收發(fā)器進行回環(huán)設(shè)計，經(jīng)過回環(huán)之后接收到的數(shù)據(jù)與發(fā)送的數(shù)據(jù)相同，證明了Rocket I/O高速串行接口設(shè)計的正確性。
上傳時間： 2013-04-24
上傳用戶：戀天使569
國家863項目“飛行控制計算機系統(tǒng)FC通信卡研制”的任務(wù)是研究設(shè)計符合CPCI總線標準的FC通信卡。本課題是這個項目的進一步引伸，用于設(shè)計SCI串行通信接口，以實現(xiàn)環(huán)上多計算機系統(tǒng)間的高速串行通信。 本文以此項目為背景，對基于FPGA的SCI串行通信接口進行研究與實現(xiàn)。論文先概述SCI協(xié)議，接著對SCI串行通信接口的兩個模塊：SCI節(jié)點模型模塊和CPCI總線接口模塊的功能和實現(xiàn)進行了詳細的論述。 SCI節(jié)模型包含Aurora收發(fā)模塊、中斷進程、旁路FIFO、接受和發(fā)送存儲器、地址解碼、MUX。在SCI節(jié)點模型的實現(xiàn)上，利用FPGA內(nèi)嵌的RocketIO高速串行收發(fā)器實現(xiàn)主機之間的高速串行通信，并利用Aurora IP核實現(xiàn)了Aurora鏈路層協(xié)議；設(shè)計一個同步FIFO實現(xiàn)旁路FIFO；利用FPGA上的塊RAM實現(xiàn)發(fā)送和接收存儲器；中斷進程、地址解碼和多路復(fù)合分別在控制邏輯中實現(xiàn)。 CPCI總線接口包括PCI核、PCI核的配置模塊以及用戶邏輯三個部分。本課題中，采用FPGA+PCI軟核的方法來實現(xiàn)CPCI總線接口。PCI核作為PCI總線與用戶邏輯之間的橋梁：PCI核的配置模塊負責對PCI核進行配置，得到用戶需要的PCI核；用戶邏輯模塊負責實現(xiàn)整個通信接口具體的內(nèi)部邏輯功能；并引入中斷機制來提高SCI通信接口與主機之間數(shù)據(jù)交換的速率。 設(shè)計選用硬件描述語言VerilogHDL和VHDL，在開發(fā)工具Xilinx ISE7.1中完成整個系統(tǒng)的設(shè)計、綜合、布局布線，利用Modelsim進行功能及時序仿真，使用DriverWorks為SCI串行通信接口編寫WinXP下的驅(qū)動程序，用VC++6.0編寫相應(yīng)的測試應(yīng)用程序。最后，將FPGA設(shè)計下載到FC通信卡中運行，并利用ISE內(nèi)嵌的ChipScope Pro虛擬邏輯分析儀對設(shè)計進行驗證，運行結(jié)果正常。 文章最后分析傳輸性能上的原因，指出工作中的不足之處和需要進一步完善的地方。
上傳時間： 2013-04-24
上傳用戶：竺羽翎2222
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
