相 關(guān) 資 源

• 好用的浮點(diǎn)乘法器免費(fèi)下載

  資源簡介：好用的浮點(diǎn)乘法器，可完成32位IEEE格式的浮點(diǎn)乘法，經(jīng)過仿真通過

  標(biāo)簽： 浮點(diǎn) 乘法器

  上傳時(shí)間： 2014-01-03

  上傳用戶：heart520beat

• 這是我用verilog hdl語言寫的浮點(diǎn)乘法器,用的是基4的booth算法,對于部分積使用了5-2壓縮和3-2壓縮,歡迎大家指點(diǎn),也歡迎大家把它改成流水線以提高速度.免費(fèi)下載

  資源簡介：這是我用verilog hdl語言寫的浮點(diǎn)乘法器,用的是基4的booth算法,對于部分積使用了5-2壓縮和3-2壓縮,歡迎大家指點(diǎn),也歡迎大家把它改成流水線以提高速度.

  標(biāo)簽： verilog booth hdl 家

  上傳時(shí)間： 2013-11-29

  上傳用戶：jjj0202

• 新型的浮點(diǎn)乘法器 用csa來實(shí)現(xiàn)可以用在浮點(diǎn)乘法器的地方免費(fèi)下載

  資源簡介：新型的浮點(diǎn)乘法器 用csa來實(shí)現(xiàn)可以用在浮點(diǎn)乘法器的地方

  標(biāo)簽： csa 浮點(diǎn) 乘法器

  上傳時(shí)間： 2016-12-27

  上傳用戶：wff

• 32位浮點(diǎn)乘法器的設(shè)計(jì)免費(fèi)下載

  資源簡介：32位浮點(diǎn)乘法器的設(shè)計(jì)，講的挺好的，供參考啊

  標(biāo)簽： 浮點(diǎn) 乘法器

  上傳時(shí)間： 2013-11-28

  上傳用戶：manking0408

• ieee公布的標(biāo)準(zhǔn)8位浮點(diǎn)乘法器免費(fèi)下載

  資源簡介：ieee公布的標(biāo)準(zhǔn)8位浮點(diǎn)乘法器，可綜合。采用標(biāo)準(zhǔn)算法。

  標(biāo)簽： ieee 8位 標(biāo)準(zhǔn) 乘法器

  上傳時(shí)間： 2013-12-26

  上傳用戶：dave520l

• 高效結(jié)構(gòu)的多輸入浮點(diǎn)乘法器在FPGA上的實(shí)現(xiàn)免費(fèi)下載

  資源簡介：高效結(jié)構(gòu)的多輸入浮點(diǎn)乘法器在FPGA上的實(shí)現(xiàn)

  標(biāo)簽： FPGA 輸入 浮點(diǎn) 乘法器

  上傳時(shí)間： 2013-11-28

  上傳用戶：sammi

• 一種用VHDL語言描述的浮點(diǎn)乘前規(guī)格化的源代碼編程免費(fèi)下載

  資源簡介：一種用VHDL語言描述的浮點(diǎn)乘前規(guī)格化的源代碼編程

  標(biāo)簽： VHDL 語言 浮點(diǎn) 規(guī)格

  上傳時(shí)間： 2014-01-20

  上傳用戶：jennyzai

• 一個(gè)好用的角點(diǎn)檢測程序免費(fèi)下載

  資源簡介：一個(gè)好用的角點(diǎn)檢測程序，精度比較高 很好使

  標(biāo)簽： 角點(diǎn)檢測 程序

  上傳時(shí)間： 2014-10-12

  上傳用戶：iswlkje

• 32位高性能浮點(diǎn)乘法器芯片設(shè)計(jì)研究.pdf免費(fèi)下載

  資源簡介：32位高性能浮點(diǎn)乘法器芯片設(shè)計(jì)研究.pdf

  標(biāo)簽： 性能 乘法器 浮點(diǎn)

  上傳時(shí)間： 2016-12-08

  上傳用戶：hjshhyy

• 一個(gè)32位元的浮點(diǎn)數(shù)乘法器免費(fèi)下載

  資源簡介：一個(gè)32位元的浮點(diǎn)數(shù)乘法器，可將兩IEEE 754格式的值進(jìn)行相乘

  標(biāo)簽： 浮點(diǎn)數(shù) 乘法器

  上傳時(shí)間： 2013-12-26

  上傳用戶：yuanyuan123

• 利用verilog hdl編寫的浮點(diǎn)加法器運(yùn)算單元免費(fèi)下載

  資源簡介：利用verilog hdl編寫的浮點(diǎn)加法器運(yùn)算單元，單精度。

  標(biāo)簽： verilog hdl 編寫 浮點(diǎn)

  上傳時(shí)間： 2013-11-29

  上傳用戶：王慶才

• 介紹關(guān)于FPGA的浮點(diǎn)加法器運(yùn)算單元設(shè)計(jì)免費(fèi)下載

  資源簡介：介紹關(guān)于FPGA的浮點(diǎn)加法器運(yùn)算單元設(shè)計(jì)

  標(biāo)簽： FPGA 浮點(diǎn) 加法器 單元設(shè)計(jì)

  上傳時(shí)間： 2014-01-24

  上傳用戶：kbnswdifs

• 基于VHDL語言的32位單精度的浮點(diǎn)加法器免費(fèi)下載

  資源簡介：基于VHDL語言的32位單精度的浮點(diǎn)加法器

  標(biāo)簽： VHDL 語言 精度 浮點(diǎn)

  上傳時(shí)間： 2017-09-09

  上傳用戶：manking0408

• 基于FPGA浮點(diǎn)運(yùn)算器的設(shè)計(jì)免費(fèi)下載

  資源簡介：在很多高精度計(jì)算場合需要采用浮點(diǎn)運(yùn)算。過去用門電路進(jìn)行各種運(yùn)算通常為定點(diǎn)運(yùn)算，但其計(jì)算精度有限。隨著現(xiàn)場可編程門陣（FPGA）的迅速發(fā)展，可以采用FPGA實(shí)現(xiàn)浮點(diǎn)運(yùn)算。 本文首先介紹定點(diǎn)數(shù)和浮點(diǎn)數(shù)的格式，完成基于FPGA的幾種常用浮點(diǎn)運(yùn)算器的VHDL設(shè)計(jì)，...

  標(biāo)簽： FPGA 浮點(diǎn)運(yùn)算器

  上傳時(shí)間： 2013-05-20

  上傳用戶：hechao3225

• 基于FPGA 的單精度浮點(diǎn)數(shù)乘法器設(shè)計(jì)免費(fèi)下載

  資源簡介：設(shè)計(jì)了一個(gè)基于FPGA的單精度浮點(diǎn)數(shù)乘法器.設(shè)計(jì)中采用改進(jìn)的帶偏移量的冗余Booth3算法和跳躍式Wallace樹型結(jié)構(gòu),并提出對Wallace樹產(chǎn)生的2個(gè)偽和采用部分相加的方式,提高了乘法器的運(yùn)算速度;加入對特殊值的處理模塊,完善了乘法器的功能.本設(shè)計(jì)在Altera DE2開發(fā)...

  標(biāo)簽： FPGA 精度 浮點(diǎn)數(shù) 乘法器設(shè)計(jì)

  上傳時(shí)間： 2013-10-09

  上傳用戶：xjy441694216

• 基于FPGA 的單精度浮點(diǎn)數(shù)乘法器設(shè)計(jì)免費(fèi)下載

  資源簡介：設(shè)計(jì)了一個(gè)基于FPGA的單精度浮點(diǎn)數(shù)乘法器.設(shè)計(jì)中采用改進(jìn)的帶偏移量的冗余Booth3算法和跳躍式Wallace樹型結(jié)構(gòu),并提出對Wallace樹產(chǎn)生的2個(gè)偽和采用部分相加的方式,提高了乘法器的運(yùn)算速度;加入對特殊值的處理模塊,完善了乘法器的功能.本設(shè)計(jì)在Altera DE2開發(fā)...

  標(biāo)簽： FPGA 精度 浮點(diǎn)數(shù) 乘法器設(shè)計(jì)

  上傳時(shí)間： 2013-10-13

  上傳用戶：yl1140vista

• verilog編寫的32位浮點(diǎn)加法器免費(fèi)下載

  資源簡介：verilog編寫的32位浮點(diǎn)加法器

  標(biāo)簽： verilog 編寫 浮點(diǎn) 加法器

  上傳時(shí)間： 2015-03-09

  上傳用戶：372825274

• 用vhdl語言設(shè)計(jì)CPU中的一部分：乘法器的設(shè)計(jì)免費(fèi)下載

  資源簡介：用vhdl語言設(shè)計(jì)CPU中的一部分：乘法器的設(shè)計(jì)，包括多種乘法器的設(shè)計(jì)方法！內(nèi)容為英文

  標(biāo)簽： vhdl CPU 語言 分

  上傳時(shí)間： 2015-06-11

  上傳用戶：450976175

• 浮點(diǎn)加法器的VHDL算法設(shè)計(jì) 浮點(diǎn)加法器的VHDL算法設(shè)計(jì)免費(fèi)下載

  資源簡介：浮點(diǎn)加法器的VHDL算法設(shè)計(jì) 浮點(diǎn)加法器的VHDL算法設(shè)計(jì)

  標(biāo)簽： VHDL 浮點(diǎn) 加法器 算法設(shè)計(jì)

  上傳時(shí)間： 2014-01-13

  上傳用戶：z754970244

• 用walsh算法實(shí)現(xiàn)的符號數(shù)乘法器,asic流片時(shí),可以不用公司的付費(fèi)乘法器的ip core.免費(fèi)下載

  資源簡介：用walsh算法實(shí)現(xiàn)的符號數(shù)乘法器,asic流片時(shí),可以不用公司的付費(fèi)乘法器的ip core.

  標(biāo)簽： walsh asic core 乘法器

  上傳時(shí)間： 2015-06-22

  上傳用戶：liuchee

• 點(diǎn)對點(diǎn)聊天工具,很好用的呀！有客戶端和服務(wù)器端免費(fèi)下載

  資源簡介：點(diǎn)對點(diǎn)聊天工具,很好用的呀！有客戶端和服務(wù)器端

  標(biāo)簽： 點(diǎn)對點(diǎn) 服務(wù)器

  上傳時(shí)間： 2015-12-24

  上傳用戶：tonyshao

• 經(jīng)典的浮點(diǎn)運(yùn)算VHDL源代碼,是FPGA開發(fā)和VHDL學(xué)習(xí)的好資料!免費(fèi)下載

  資源簡介：經(jīng)典的浮點(diǎn)運(yùn)算VHDL源代碼,是FPGA開發(fā)和VHDL學(xué)習(xí)的好資料!

  標(biāo)簽： VHDL FPGA 浮點(diǎn)運(yùn)算 源代碼

  上傳時(shí)間： 2016-01-02

  上傳用戶：lhw888

• 很好用的盜號工具,大家可以用一下,給點(diǎn)意見免費(fèi)下載

  資源簡介：很好用的盜號工具,大家可以用一下,給點(diǎn)意見

  標(biāo)簽： 家

  上傳時(shí)間： 2014-11-27

  上傳用戶：戀天使569

• 還是同學(xué)錄 功能較為的簡單點(diǎn) 挺好用的免費(fèi)下載

  資源簡介：還是同學(xué)錄 功能較為的簡單點(diǎn) 挺好用的

  標(biāo)簽： 同學(xué)錄

  上傳時(shí)間： 2014-01-01

  上傳用戶：guanliya

• 用VHDL寫的4*4乘法器免費(fèi)下載

  資源簡介：用VHDL寫的4*4乘法器，學(xué)習(xí)VHDL語言的可以

  標(biāo)簽： VHDL 乘法器

  上傳時(shí)間： 2014-11-24

  上傳用戶：JasonC

• 一種用VHDL語言描述的浮點(diǎn)前規(guī)格化的源代碼編程免費(fèi)下載

  資源簡介：一種用VHDL語言描述的浮點(diǎn)前規(guī)格化的源代碼編程

  標(biāo)簽： VHDL 語言 浮點(diǎn) 規(guī)格

  上傳時(shí)間： 2013-12-28

  上傳用戶：lijianyu172

• 一種用VHDL語言描述的浮點(diǎn)除前規(guī)格化的源代碼編程免費(fèi)下載

  資源簡介：一種用VHDL語言描述的浮點(diǎn)除前規(guī)格化的源代碼編程

  標(biāo)簽： VHDL 語言 浮點(diǎn) 規(guī)格

  上傳時(shí)間： 2014-01-16

  上傳用戶：cmc_68289287

• 一種用VHDL語言描述的浮點(diǎn)平方根前規(guī)格化的源代碼編程免費(fèi)下載

  資源簡介：一種用VHDL語言描述的浮點(diǎn)平方根前規(guī)格化的源代碼編程

  標(biāo)簽： VHDL 語言 浮點(diǎn) 平方根

  上傳時(shí)間： 2014-01-22

  上傳用戶：hzy5825468

• 用xilinx寫的vhdl乘法器。是二進(jìn)制的兩位乘法器。里面含有代碼和電路圖。免費(fèi)下載

  資源簡介：用xilinx寫的vhdl乘法器。是二進(jìn)制的兩位乘法器。里面含有代碼和電路圖。

  標(biāo)簽： xilinx vhdl 乘法器 二進(jìn)制

  上傳時(shí)間： 2014-01-10

  上傳用戶：xiaoyunyun

• 用HDPLD實(shí)現(xiàn)的高速并行乘法器免費(fèi)下載

  資源簡介：用HDPLD實(shí)現(xiàn)的高速并行乘法器，其輸入為兩個(gè)帶符號位的4位二進(jìn)制數(shù)

  標(biāo)簽： HDPLD 高速并行 乘法器

  上傳時(shí)間： 2017-05-16

  上傳用戶：rocwangdp