VHDL 基礎程序百例 FPGA 邏輯設計源碼VHDL語言100例第1例 帶控制端口的加法器第2例 無控制端口的加法器第3例 乘法器第4例 比較器第5例 二路選擇器第6例 寄存器第7例 移位寄存器第8例 綜合單元庫第9例 七值邏輯與基本數據類型第10例 函數第11例 七值邏輯線或分辨函數第12例 轉換函數第13例 左移函數第14例 七值邏輯程序包第15例 四輸入多路器第16例 目標選擇器第17例 奇偶校驗器第18例 映射單元庫及其使用舉第19例 循環邊界常數化測試第20例 保護保留字第21例 進程死鎖 第22例 振蕩與死鎖第23例 振蕩電路第24例 分辨信號與分辨函數第25例 信號驅動源第26例 屬性TRANSACTION和分辨信號第27例 塊保護及屬性EVENT,第28例 形式參數屬性的測試第29例 進程和并發語句第30例 信號發送與接收第31例 中斷處理優先機制建模第32例 過程限定第33例 整數比較器及其測試第34例 數據總線的讀寫第35例 基于總線的數據通道第36例 基于多路器的數據通道第37例 四值邏輯函數第38例 四值邏輯向量按位或運算第39例 生成語句描述規則結構第40例 帶類屬的譯碼器描述第41例 帶類屬的測試平臺第42例 行為與結構的混合描述第43例 四位移位寄存器第44例 寄存／計數器第45例 順序過程調用第46例 VHDL中generic缺省值的使用第47例 無輸入元件的模擬第48例 測試激勵向量的編寫第49例 delta延遲例釋第50例 慣性延遲分析第51例 傳輸延遲驅動優先第52例 多倍（次）分頻器第53例 三位計數器與測試平臺第54例 分秒計數顯示器的行為描述6第55例 地址計數器第56例 指令預讀計數器第57例 加.c減.c乘指令的譯碼和操作第58例 2－4譯碼器結構描述第59例 2－4譯碼器行為描述第60例 轉換函數在元件例示中的應用第61例 基于同一基類型的兩分辨類型的賦值相容問題第62例 最大公約數的計算第63例 最大公約數七段顯示器編碼第64例 交通燈控制器第65例 空調系統有限狀態自動機第66例 FIR濾波器第67例 五階橢圓濾波器第68例 鬧鐘系統的控制第69例 鬧鐘系統的譯碼第70例 鬧鐘系統的移位寄存器第71例 鬧鐘系統的鬧鐘寄存器和時間計數器第72例 鬧鐘系統的顯示驅動器第73例 鬧鐘系統的分頻器第74例 鬧鐘系統的整體組裝第75例 存儲器第76例 電機轉速控制器第77例 神經元計算機第78例ccAm2901四位微處理器的ALU輸入第79例ccAm2901四位微處理器的ALU第80例ccAm2901四位微處理器的RAM第81例ccAm2901四位微處理器的寄存器第82例ccAm2901四位微處理器的輸出與移位第83例ccAm2910四位微程序控制器中的多路選擇器第84例ccAm2910四位微程序控制器中的計數器／寄存器第85例ccAm2910四位微程序控制器的指令計數器第86例ccAm2910四位微程序控制器的堆棧第87例 Am2910四位微程序控制器的指令譯碼器第88例 可控制計數器第89例 四位超前進位加法器第90例 實現窗口搜索算法的并行系統（1）——協同處理器第91例 實現窗口搜索算法的并行系統（2）——序列存儲器第92例 實現窗口搜索算法的并行系統（3）——字符串存儲器第93例 實現窗口搜索算法的并行系統（4）——頂層控制器第94例 MB86901流水線行為描述組成框架第95例 MB86901寄存器文件管理的描述第96例 MB86901內ALU的行為描述第97例 移位指令的行為描述第98例 單周期指令的描述第99例 多周期指令的描述第100例 MB86901流水線行為模型
上傳時間： 2022-05-14
上傳用戶：
EG8010 是一款數字化的、功能很完善的自帶死區控制的純正弦波逆變發生器芯片，應用于 DC-DC-AC 兩級功率變換架構或 DC-AC 單級工頻變壓器升壓變換架構，外接 12MHz 晶體振蕩器，能實現高精度、失真和諧波都很小的純正弦波 50Hz 或 60Hz 逆變器專用芯片。該芯片采用 CMOS 工藝，內部集成 SPWM 正弦發生器、死區時間控制電路、幅度因子乘法器、軟啟動電路、保護電路、RS232 串行通訊接口和 12832 串行液晶驅動模塊等功能。
標簽： 正弦波逆變器
上傳時間： 2022-05-31
上傳用戶：
1.1 數字信號處理技術概述 1.2 FPGA技術 1.2.1 按顆粒度分類 1.2.2 按技術分類 1.2.3 FPL的基準 1.3 DSP的技術要求 1.4 設計實現 1.4.1 FPGA的結構 1.4.2 Altera EP4CE115F29C7 1.4.3 案例研究：頻率合成器 1.4.4 用知識產權內核進行設計 1.5 練習第2章 計算機算法 2.1 計算機算法概述 2.2 數字表示法 2.2.1 定點數 2.2.2 非傳統定點數 2.2.3 浮點數 2.3 二進制加法器 2.3.1 流水線加法器 2.3.2 模加法器 2.4 二進制乘法器 2.5 二進制除法器 2.5.1 線性收斂的除法算法 2.5.2 快速除法器的設計 2.5.3 陣列除法器 2.6 定點算法的實現 2.7 浮點算法的實現 2.7.1 定點數到浮點數的格式轉換 2.7.2 浮點數到定點數的格式轉換 2.7.3 浮點數乘法 2.7.4 浮點數加法 2.7.5 浮點數除法 2.7.6 浮點數倒數 2.7.7 浮點操作集成 2.7.8 浮點數合成結果 2.8 MAC與SOP 2.8.1 分布式算法基礎 2.8.2 有符號的DA系統 2.8.3 改進的DA解決方案 2.9 利用CORDIC計算特殊函數 2.10 用MAC調用計算特殊函數 2.10.1 切比雪夫逼近 2.10.2 三角函數的逼近 2.10.3 指數函數和對數函數的逼近 2.10.4 平方根函數的逼近 2.11 快速幅度逼近 練習第3章 FIR數字濾波器 3.1 數字濾波器概述 3.2 FIR理論 3.2.1 具有轉置結構的FIR濾波器 3.2.2 FIR濾波器的對稱性……第4章 IIR數字濾波器第5章 多級信號處理第6章 傅立葉變換第7章 通信系統第8章 自適應系統第9章 微處理器設計**0章 圖像和視頻處理
上傳時間： 2022-06-11
上傳用戶：
FPGA正在掀起一場數字信號處理的變革。本書旨在講解前端數字信號處理算法的高效實現。首先概述了當前的FPGA技術、器件以及用于設計最先進DSP系統的工具。第1章的案例研究是40多個設計示例的基礎。隨后幾章闡述了計算機算法的概念、理論、FIR和IIR濾波器的實現、多抽樣率數字信號系統、DFT和FFT算法、未來很可能實現的高級算法以及自適應濾波器等。每一章都包含練習。附錄中給出了Verilog源代碼和術語。◆ 超過10個使用VHDL和Verilog設計的新的系統級案例研究◆ 新增一章專門介紹圖像和視頻處理◆ 更新后的Altera Quartus和全新的ModelSim仿真工具◆ Xilinx Atlys板卡和ISIM仿真支持◆ 有符號定點數和浮點數IEEE庫示例◆ 概述并行全通IIR濾波器設計◆ CA和PCA系統級設計◆ MP3和ADPCM的語音和音頻編碼"本版新增了總計150多頁內容，包括11個全新的系統設計理念，其中一些有超過100個嵌入式乘法器的需求
上傳時間： 2022-06-13
上傳用戶：
inineon公司的步進馬達驅動擴展板采用通用6AH橋IFX9201SG和XMC1300AB步微控制器（MCU）.IFX9201SG設計用于DC馬達或其它感性負載，它的輸出脈寬調制頻率高達20kHz，每個開關在Tj=25℃時的RDSon為100mQ，邏輯輸入和3.3V和5.0VTTLUCMOS兼容，具有低待機電流，斬波電流限制，具有門鎖行為的短路關斷和超溫關斷，而XMC1300微控制器（MCU）是基于ARM Cortex-M0處理器核的XIMC1000系列MCU，具有實時馬達控制和數字功率轉換，以及用于LED照明應用的外設.XIMC1300MCU是高性能32位ARM Cortex-MOCPU，單周期32位硬件乘法器，操作系統支持系統計時器（SysTick），具有超低功耗和嵌套向量中斷控制器（NVIC），MATH協處理器（MATH），用于三角算法的CORDIC單元和除法單元，片上存儲器包括有8KB ROM，，16KB高速SRAM和高達200KB閃存程序和數據存儲器，以及USIC，UART，雙SPI和四SPI，IC，IS和LIN接口通信外設等.本文介紹了IFX9201+XMC1300主要特性，框圖，多種H橋應用電路圖以及步進馬達驅動擴展板框圖和應用框圖，電路圖和PCB設計圖.
上傳時間： 2022-07-02
上傳用戶：kingwide
本設計介紹的是一款最小系統板，附原理圖/PCB源文件。方便網友自己DIY制作。MSP430F5438A是16 位超低功耗微控制器，256KB 閃存、16KB RAM、12 位 ADC、4 個 USCI、32 位 HW 乘法器。MSP430F538A最小系統板特點：
上傳時間： 2022-07-02
上傳用戶：1208020161
本資源為2015全國電設E題報告——基于鎖相環的簡易頻譜儀內含原理分析方案對比及原理圖，下面是本資源的部分內容：本系統采用MSP430F5529為主控器件，采用鎖相環頻率合成芯片ADF4110、三階RC低通濾波器和壓控振蕩芯片MAX2606實現穩定的本振源，產生本征頻率在90MHz～110MHz的恒定正弦信號；采用乘法器AD835實現對輸出信號幅度的調整；同樣采用AD835實現被測信號與本征信號的混頻，經過低通濾波得到混頻后的低頻量由單片機上的ADC進行采樣，能在80MHz～100MHz頻段內掃描并顯示信號頻譜和主信號頻率，并且夠測量全頻段內部分雜散頻率的個數。經測試，本系統實現了題目要求的全部功能，且人機交互友好。
上傳時間： 2022-07-05
上傳用戶：
這是AD835的AD15繪制的原理圖，希望對大家有幫助。采用雙電源供電，電源接了耦合電容。
上傳時間： 2022-07-12
上傳用戶：kingwide
1、啟動操作，啟動Multisim10以后，出現以下界面，如圖1所示。2、Multisim10打開后的界面如圖2所示：主要有菜單欄，工具欄，縮放欄，設計欄，仿真欄，工程欄，元件欄，儀器欄，電路圖編輯窗口等部分組成。3、選擇文件/新建/原理圖，即彈出圖3所示的主設計窗口。（1）.選中“模擬虛擬元件（ANALOG_VIRTUAC）其“元件”欄中僅有虛擬比較器、三端虛擬運放和五端虛擬運放3個品種可供調用。（2）.選中“運算放大器（OPAMP）。其“元件”欄中包括了國外許多公司提供的多達4243種各種規格運放可供調用。（3）.選中“諾頓運算放大器（OPAMP_NORTON其“元件”欄中有16種規格諾頓運放可供調用。（4）.選中“比較器（COMPARATOR）其“元件”欄中有341種規格比較器可供調用。（5）.選中“寬帶運放（WIDEBAND_AMPS其“元件”欄中有144種規格寬帶運放可供調用，寬帶運放典型值達100MHz主要用于視頻放大電路。（6）.選中“特殊功能運放（SPECIAL_FUNCTION）其“元件”欄中有165種規格特殊功能運放可供調用，主要包括測試運放、視頻運放、乘法器/除法器、前置放大器和有源濾波器等。
標簽： multisim
上傳時間： 2022-07-22
上傳用戶：wangshoupeng199
首先對有源功率因數校正電路進行了詳細的分析。基于對有源功率因數校正電路的雙級式和單級式結構的特點比較，本文采用了單級式的電路結構。選擇Boost電路為有源功率因數校正電路的功率級主電路，給出了Boost電路的組成并分析了它的工作過程。進一步，對相應的有源功率因數校正電路工作模式及控制方法作了比較分析，在此基礎上本文確定采用連續導電工作模式和平均電流控制策略，并應用UC3854作為有源功率因數校正電路的控制芯片。對UC3854芯片的工作原理及各引腳功能作了介紹，對相應的控制部分的控制輸入、乘法器、電壓環和電流環部分進行了詳細的分析，給出了各個部分的經典設計方法。對于已經確定了結構、功率級主電路、工作模式、控制策略及UC3854控制芯片的有源功率因數校正電路，分析表明，這種傳統的有源功率因數校正電路存在著輸出電壓紋波大、電壓環響應速度慢和輸入電流疊加開關紋波的缺陷。為此，基于電路的計算仿真，對有源功率因數校正電路做了系統的優化。
上傳時間： 2022-07-25
上傳用戶：
