欧美日韩大片,久久精品一级爱片,亚洲第一影院

乘積碼

定點(diǎn)乘法器設(shè)計(jì)(中文)

　定點(diǎn)乘法器設(shè)計(jì)(中文) 　運(yùn)算符：　　+ 對(duì)其兩邊的數(shù)據(jù)作加法操作; A + B 　　- 從左邊的數(shù)據(jù)中減去右邊的數(shù)據(jù); A - B 　　- 對(duì)跟在其后的數(shù)據(jù)作取補(bǔ)操作，即用0減去跟在其后的數(shù)據(jù); - B 　　* 對(duì)其兩邊的數(shù)據(jù)作乘法操作; A * B 　　& 對(duì)其兩邊的數(shù)據(jù)按位作與操作; A & B 　　# 對(duì)其兩邊的數(shù)據(jù)按位作或操作; A # B 　　@ 對(duì)其兩邊的數(shù)據(jù)按位作異或操作; A @ B 　　~ 對(duì)跟在其后的數(shù)據(jù)作按位取反操作; ~ B 　　<< 以右邊的數(shù)據(jù)為移位量將左邊的數(shù)據(jù)左移; A << B 　　$ 將其兩邊的數(shù)據(jù)按從左至右順序拼接; A $ B

標(biāo)簽： 定點(diǎn) 乘法器設(shè)計(jì)

上傳時(shí)間： 2013-12-17

上傳用戶：trepb001
模擬乘法器及其在運(yùn)算電路中的應(yīng)用

　　模擬乘法器在運(yùn)算電路中的應(yīng)用　　8.6.1 乘法運(yùn)算電路　　8.6.2 除法運(yùn)算電路　　8.6.3 開方運(yùn)算電路

標(biāo)簽： 模擬乘法器中的應(yīng)用運(yùn)算電路

上傳時(shí)間： 2013-10-10

上傳用戶：270189020
8乘8點(diǎn)陣滾動(dòng)程序

8乘8點(diǎn)陣滾動(dòng)程序

標(biāo)簽： 點(diǎn)陣程序

上傳時(shí)間： 2013-10-11

上傳用戶：ljmwh2000
[原創(chuàng)]經(jīng)典4乘4鍵盤程序下載（C語(yǔ)言）

[原創(chuàng)]經(jīng)典4乘4鍵盤程序下載（C語(yǔ)言），可以學(xué)習(xí)一西啊

標(biāo)簽： 鍵盤程序 C語(yǔ)言

上傳時(shí)間： 2014-01-09

上傳用戶：ljd123456
8乘8的LED點(diǎn)陣引腳示意圖及運(yùn)用

該電路適合初學(xué)者使用，8乘8的LED點(diǎn)陣引腳示意圖及運(yùn)用。

標(biāo)簽： LED 點(diǎn)陣引腳

上傳時(shí)間： 2014-12-28

上傳用戶：lxm
8位十進(jìn)制乘法器

EDA課程設(shè)計(jì)8位十進(jìn)制乘法器。

標(biāo)簽： 8位十進(jìn)制乘法器

上傳時(shí)間： 2013-10-17

上傳用戶：牛津鞋
基于FPGA 的單精度浮點(diǎn)數(shù)乘法器設(shè)計(jì)

設(shè)計(jì)了一個(gè)基于FPGA的單精度浮點(diǎn)數(shù)乘法器.設(shè)計(jì)中采用改進(jìn)的帶偏移量的冗余Booth3算法和跳躍式Wallace樹型結(jié)構(gòu),并提出對(duì)Wallace樹產(chǎn)生的2個(gè)偽和采用部分相加的方式,提高了乘法器的運(yùn)算速度;加入對(duì)特殊值的處理模塊,完善了乘法器的功能.本設(shè)計(jì)在Altera DE2開發(fā)板上進(jìn)行了驗(yàn)證.

標(biāo)簽： FPGA 精度浮點(diǎn)數(shù) 乘法器設(shè)計(jì)

上傳時(shí)間： 2013-10-09

上傳用戶：xjy441694216
PADS2007 Router茂積教程

PADS2007 Router茂積教程

標(biāo)簽： Router PADS 2007 教程

上傳時(shí)間： 2013-10-14

上傳用戶：完瑪才讓
8位十進(jìn)制乘法器

EDA課程設(shè)計(jì)8位十進(jìn)制乘法器。

標(biāo)簽： 8位十進(jìn)制乘法器

上傳時(shí)間： 2013-10-09

上傳用戶：ZOULIN58
基于FPGA 的單精度浮點(diǎn)數(shù)乘法器設(shè)計(jì)

設(shè)計(jì)了一個(gè)基于FPGA的單精度浮點(diǎn)數(shù)乘法器.設(shè)計(jì)中采用改進(jìn)的帶偏移量的冗余Booth3算法和跳躍式Wallace樹型結(jié)構(gòu),并提出對(duì)Wallace樹產(chǎn)生的2個(gè)偽和采用部分相加的方式,提高了乘法器的運(yùn)算速度;加入對(duì)特殊值的處理模塊,完善了乘法器的功能.本設(shè)計(jì)在Altera DE2開發(fā)板上進(jìn)行了驗(yàn)證.

標(biāo)簽： FPGA 精度浮點(diǎn)數(shù) 乘法器設(shè)計(jì)

上傳時(shí)間： 2013-10-13

上傳用戶：yl1140vista

主站蜘蛛池模板：祥云县| 仪征市| 通江县| 苍溪县| 康保县| 嘉善县| 连城县| 青海省| 美姑县| 常山县| 蓝田县| 洪洞县| 连州市| 安宁市| 温宿县| 卫辉市| 同心县| 平湖市| 合阳县| 尉氏县| 余干县| 五家渠市| 阿拉善盟| 车致| 岳阳县| 兴国县| 民县| 海宁市| 黑龙江省| 永城市| 仲巴县| 观塘区| 贵溪市| 交城县| 黄冈市| 文水县| 普宁市| 靖远县| 泸水县| 丘北县| 乌拉特前旗|