電力電子裝置的控制技術(shù)隨著電力電子技術(shù)的發(fā)展而愈來愈復(fù)雜。開關(guān)電源是現(xiàn)代電力電子設(shè)備中不可或缺的組成部分，其質(zhì)量的優(yōu)劣以及體積的大小直接影響電子設(shè)備整體性能。高頻化、小型化、數(shù)字化是開關(guān)電源的發(fā)展方向。 在應(yīng)用數(shù)字技術(shù)進(jìn)行控制系統(tǒng)設(shè)計(jì)時(shí)，數(shù)字控制器的性能決定了控制系統(tǒng)的整體性能。數(shù)字化電力電子設(shè)備中的控制部分多以MCU/DSP為核心，以軟件實(shí)現(xiàn)離散域的運(yùn)算及控制。在很多高頻應(yīng)用的場(chǎng)合，目前常用的控制器(高性能單片機(jī)或DSP)的速度往往不能完全滿足要求。FPGA具有設(shè)計(jì)靈活、集成度高、速度快、設(shè)計(jì)周期短等優(yōu)點(diǎn)，與單片機(jī)和DSP相比，F(xiàn)PGA具有更高的處理速度。同時(shí)FPGA應(yīng)用在數(shù)字化電力電子設(shè)備中，還可以大大簡(jiǎn)化控制系統(tǒng)結(jié)構(gòu)，并可實(shí)現(xiàn)多種高速算法，具有較高的性價(jià)比。 依據(jù)FPGA的這些突出優(yōu)點(diǎn)，本文將FPGA應(yīng)用于直流開關(guān)電源控制器設(shè)計(jì)中，以實(shí)現(xiàn)開關(guān)電源數(shù)字化和高頻化的要求。主要研究工作如下： 介紹了基于FPGA的DC/DC數(shù)字控制器中A/D采樣控制、數(shù)字PI算法的實(shí)現(xiàn)；重點(diǎn)描述了采用混合PWM方法實(shí)現(xiàn)高分辨率、高精度數(shù)字PWM的設(shè)計(jì)方案，并對(duì)各模塊進(jìn)行了仿真測(cè)試；用FPGA開發(fā)板進(jìn)行了一部分系統(tǒng)的仿真和實(shí)際結(jié)果的檢測(cè)，驗(yàn)證了文中的分析結(jié)論，證實(shí)了可編程邏輯器件在直流開關(guān)電源控制器設(shè)計(jì)中的應(yīng)用優(yōu)勢(shì)。
上傳時(shí)間： 2013-07-23
上傳用戶：qulele
固態(tài)硬盤是一種以FLASH為存儲(chǔ)介質(zhì)的新型硬盤。由于它不像傳統(tǒng)硬盤一樣以高速旋轉(zhuǎn)的磁盤為存儲(chǔ)介質(zhì)，不需要浪費(fèi)大量的尋道時(shí)間，因此它有著傳統(tǒng)硬盤不可比擬的順序和隨機(jī)存儲(chǔ)速度。同時(shí)由于固態(tài)硬盤不存在機(jī)械存儲(chǔ)結(jié)構(gòu)，因此還具有高抗震性、無工作噪音、可適應(yīng)惡劣工作環(huán)境等優(yōu)點(diǎn)。隨著計(jì)算機(jī)技術(shù)的高速發(fā)展，固態(tài)硬盤技術(shù)已經(jīng)成為未來存儲(chǔ)介質(zhì)技術(shù)發(fā)展的必然趨勢(shì)。 本文以設(shè)計(jì)固態(tài)硬盤控制芯片IDE接口部分為項(xiàng)目背景，通過可編程邏輯器件FPGA，基于ATA協(xié)議并使用硬件編程語(yǔ)言verilog，設(shè)計(jì)了一個(gè)位于設(shè)備端的IDE控制器。該IDE控制器的主要作用在于解析主機(jī)所發(fā)送的IDE指令并控制硬盤設(shè)備進(jìn)行相應(yīng)的狀態(tài)遷移和指令操作，從而完成硬盤設(shè)備端與主機(jī)端之間基本的狀態(tài)通信以及數(shù)據(jù)通信。論文主要完成了幾個(gè)方面的內(nèi)容。第一：論文從固態(tài)硬盤的基本結(jié)構(gòu)出發(fā)，分析了固態(tài)硬盤IDE控制器的功能性需求以及寄存器傳輸、PIO傳輸和UDMA傳輸三種ATA協(xié)議主要傳輸模式所必須遵循的時(shí)序要求，并概括了IDE控制器設(shè)計(jì)的要點(diǎn)和難點(diǎn)；第二：論文設(shè)計(jì)了IDE控制器的總體功能框架，將IDE控制器從功能上分為寄存器部分、頂層控制模塊、異步FIFO模塊、PIO控制模塊、UDMA控制模塊以及CRC校驗(yàn)?zāi)K六大子功能模塊，并分析了各個(gè)子功能模塊的基本工作原理和具體功能設(shè)計(jì)；第三：論文以設(shè)計(jì)狀態(tài)機(jī)流程和主要控制信號(hào)的方式實(shí)現(xiàn)了各個(gè)具體子功能模塊并列舉了部分關(guān)鍵代碼，同時(shí)給出了主要子功能模塊的時(shí)序仿真圖；最后，論文給出了基于PIO傳輸模式和基于UDMA傳輸模式的具體指令操作流程實(shí)現(xiàn)，并通過SAS邏輯分析儀和QuartusⅡ?qū)DE控制器進(jìn)行了功能測(cè)試和分析，驗(yàn)證了本論文設(shè)計(jì)的正確性。
上傳時(shí)間： 2013-07-31
上傳用戶：liangrb
隨著計(jì)算機(jī)及其外圍設(shè)備的發(fā)展，傳統(tǒng)的并行接口和串行接口在靈活性和接口擴(kuò)展等方面存在的缺陷愈來愈不可回避，并逐漸成為計(jì)算機(jī)通信的瓶頸。在這種情況下，通用串行總線(Universal Serial Bus，USB)誕生了。USB由于具有傳輸速率高、價(jià)格便宜、使用方便、靈活性高、支持熱插拔、接口標(biāo)準(zhǔn)化和易于擴(kuò)展等優(yōu)點(diǎn)，目前已經(jīng)成為計(jì)算機(jī)外設(shè)接口的主流技術(shù)，在計(jì)算機(jī)外圍設(shè)備和消費(fèi)類電子領(lǐng)域正獲得越來越多的應(yīng)用。 @@ 本文基于USB2．0協(xié)議規(guī)范，設(shè)計(jì)了一款支持高速和全速傳輸?shù)腢SB2．0設(shè)備控制器IP核。文中著重介紹了這款設(shè)備控制器IP核的設(shè)計(jì)和FPGA驗(yàn)證工作，詳細(xì)研究并分析了USB2．0規(guī)范，根據(jù)規(guī)范提出了一種USB2．0設(shè)備控制器整體構(gòu)架方案，描述了各個(gè)功能子模塊硬件電路的功能及實(shí)現(xiàn)。從可重用的角度出發(fā)，對(duì)設(shè)備控制器模塊進(jìn)行優(yōu)化設(shè)計(jì)，增加多個(gè)靈活的配置選項(xiàng)，根據(jù)不同的應(yīng)用對(duì)硬件進(jìn)行配置，使其在滿足要求的情況下去除冗余電路，以減少占用面積和功耗，從而使其靈活地應(yīng)用于各種USB系統(tǒng)。本文還研究了IP核的驗(yàn)證方法，并對(duì)所設(shè)計(jì)的USB2．0設(shè)備控制器建立了功能完備的ModelSim仿真驗(yàn)證環(huán)境，搭建了FPGA硬件驗(yàn)證平臺(tái)，設(shè)計(jì)了具有AHB接口的設(shè)備控制器和帶有8051的設(shè)備控制器，并分別在FPGA平臺(tái)上進(jìn)行了功能驗(yàn)證。 @@ 本文所設(shè)計(jì)的USB2．0設(shè)備控制器IP核可配置性高，使用者可以自由配置所需端點(diǎn)的個(gè)數(shù)以及每個(gè)端點(diǎn)類型等，可以集成于多種USB系統(tǒng)中，適于各類USB設(shè)備的開發(fā)。本課題所取得的成果為USB2．0設(shè)備類的研究和開發(fā)積累了經(jīng)驗(yàn)，并為后來實(shí)驗(yàn)室某項(xiàng)目測(cè)試芯片的USB數(shù)據(jù)采集提供了參考方案，也為未來USB3．0接口IP核的開發(fā)和應(yīng)用奠定了基礎(chǔ)。 @@關(guān)鍵詞USB2．0控制器；IP核；FPGA；驗(yàn)證
上傳時(shí)間： 2013-06-30
上傳用戶：nanfeicui
近年來，大容量數(shù)據(jù)存儲(chǔ)設(shè)備主要是機(jī)械硬盤，機(jī)械硬盤采用機(jī)械馬達(dá)和磁片作為載體，存在抗震性能低、高功耗和速度提升難度大等缺點(diǎn)。固態(tài)硬盤是以半導(dǎo)體作為存儲(chǔ)介質(zhì)及控制載體，無機(jī)械裝置，具有抗震、寬溫、無噪、可靠和節(jié)能等特點(diǎn)，是目前存儲(chǔ)領(lǐng)域所存在問題的解決方案之一。本文針對(duì)這一問題，設(shè)計(jì)基于FPGA的固態(tài)硬盤控制器，實(shí)現(xiàn)數(shù)據(jù)的固態(tài)存儲(chǔ)。 文章首先介紹硬盤技術(shù)的發(fā)展，分析固態(tài)硬盤的技術(shù)現(xiàn)狀和發(fā)展趨勢(shì)，闡述課題研究意義，并概述了本文研究的主要內(nèi)容及所做的工作。然后從分析固態(tài)硬盤控制器的關(guān)鍵技術(shù)入手，研究了SATA接口協(xié)議和NANDFLASH芯片特性。整體設(shè)計(jì)采用SOPC架構(gòu)，所有功能由單片F(xiàn)PGA完成。移植MicroBlaze嵌入式處理器軟核作為主控制器，利用Verilog HDL語(yǔ)言描述IP核形式設(shè)計(jì)SATA控制器核和NAND FLASH控制器核。SATA控制器核作為高速串行傳輸接口，實(shí)現(xiàn)SATA1.0協(xié)議，根據(jù)協(xié)議劃分四層模型，通過狀態(tài)機(jī)和邏輯電路實(shí)現(xiàn)協(xié)議功能。NAND FLASH控制器核管理NANDFLASH芯片陣列，將NAND FLASH接口轉(zhuǎn)換成通用的SRAM接口，提高訪問效率。控制器完成NAND FLASH存儲(chǔ)管理和糾錯(cuò)算法，實(shí)現(xiàn)數(shù)據(jù)的存儲(chǔ)和讀取。最后完成固態(tài)硬盤控制器的模塊測(cè)試和整體測(cè)試，介紹了測(cè)試方法、測(cè)試工具和測(cè)試流程，給出測(cè)試數(shù)據(jù)和結(jié)果分析，得出了驗(yàn)證結(jié)論。 本文設(shè)計(jì)的固態(tài)硬盤控制器，具有結(jié)構(gòu)簡(jiǎn)單和穩(wěn)定性高的特點(diǎn)，易于升級(jí)和二次開發(fā)，是實(shí)現(xiàn)固態(tài)硬盤和固態(tài)存儲(chǔ)系統(tǒng)的關(guān)鍵技術(shù)。
標(biāo)簽： FPGA 固態(tài)硬盤 制器設(shè)計(jì)
上傳時(shí)間： 2013-05-28
上傳用戶：sssnaxie
隨著我國(guó)國(guó)防現(xiàn)代化建設(shè)進(jìn)程的不斷深化，MIL-STD-1553B標(biāo)準(zhǔn)總線已經(jīng)廣泛應(yīng)用于各種軍事應(yīng)用領(lǐng)域。MIL-STD-1553B標(biāo)準(zhǔn)總線是我國(guó)上世紀(jì)八十年代引進(jìn)的一種現(xiàn)代化通訊總線，國(guó)內(nèi)稱為GJB289A-97。該總線技術(shù)以其高穩(wěn)定性和使用靈活等特點(diǎn)成為現(xiàn)代航空電子綜合系統(tǒng)所廣泛采用的通訊總線技術(shù)。 1553B總線接口模塊作為總線通訊的基本單元，其性能成為影響航電綜合系統(tǒng)整體性能的一個(gè)關(guān)鍵因素。目前國(guó)內(nèi)關(guān)于1553B總線通訊模塊的對(duì)外接口類型較多，而基于嵌入式處理芯片的接口設(shè)計(jì)并不多見。嵌入式設(shè)備具有體積小、重量輕、實(shí)時(shí)性強(qiáng)、功耗小、穩(wěn)定性好以及接口方便等優(yōu)點(diǎn)。 基于以上考慮，論文中提出了以DSP+FPGA為平臺(tái)實(shí)現(xiàn)MIL-STD-1553B總線的收發(fā)控制，通過收發(fā)控制器和變壓器實(shí)現(xiàn)MIL-STD-1553B總線的電氣連接。根據(jù)項(xiàng)目需求，設(shè)計(jì)分為硬件和軟件兩部分完成。在對(duì)MIL-STD-1553B總線協(xié)議進(jìn)行詳細(xì)研究后提出了總體設(shè)計(jì)方案原理圖。再根據(jù)方案需求設(shè)計(jì)各功能模塊。使用硬件描述語(yǔ)言VHDL對(duì)各功能模塊進(jìn)行邏輯和行為描述，最終實(shí)現(xiàn)在FPGA中，使其能夠完成1553B數(shù)據(jù)碼的接受、發(fā)送、轉(zhuǎn)換和與處理器的信息交換等功能。DSP部分采用的是TI公司的TMS320F2812，使用C語(yǔ)言進(jìn)行軟件的編譯，使其實(shí)現(xiàn)總體控制和通訊的調(diào)度等功能。 該方案經(jīng)過實(shí)際參與1553B總線通訊系統(tǒng)驗(yàn)證實(shí)驗(yàn)，證明各項(xiàng)技術(shù)指標(biāo)均達(dá)到預(yù)定的目標(biāo)，可以投入實(shí)際應(yīng)用。
上傳時(shí)間： 2013-04-24
上傳用戶：671145514
DDR2 SDRAM是目前內(nèi)存市場(chǎng)上的主流內(nèi)存。除了通用計(jì)算機(jī)系統(tǒng)外，大量的嵌入式系統(tǒng)也紛紛采用DDR2內(nèi)存，越來越多的SoC系統(tǒng)芯片中會(huì)集成有DDR2接口模塊。因此，設(shè)計(jì)一款匹配DDR2的內(nèi)存控制器將會(huì)具有良好的應(yīng)用前景。 論文在研究了DDR2的JEDEC標(biāo)準(zhǔn)的基礎(chǔ)上，設(shè)計(jì)出DDR2控制器的整體架構(gòu)，采用自項(xiàng)向下的設(shè)計(jì)方法和模塊化的思想，將DDR2控制器劃分為若干模塊，并使用Verilog HDL語(yǔ)言完成DDR2控制器IP軟核中初始化模塊、配置模塊、執(zhí)行模塊和數(shù)據(jù)通道模塊的RTL級(jí)設(shè)計(jì)。根據(jù)在設(shè)計(jì)中遇到的問題，對(duì)DDR2控制器的整體架構(gòu)進(jìn)行改進(jìn)與完善。在分析了Altera數(shù)字PHY的基本性能的基礎(chǔ)上，設(shè)計(jì)DDR2控制器與數(shù)字PHY的接口模塊。搭建DDR2控制器IP軟核的仿真驗(yàn)證平臺(tái)，針對(duì)設(shè)計(jì)的具體功能進(jìn)行仿真驗(yàn)證，并實(shí)現(xiàn)在Altera Stratix II GX90開發(fā)板上對(duì)DDR2存儲(chǔ)芯片基本讀/寫操作控制的FPGA功能演示。 論文設(shè)計(jì)的DDR2控制器的主要特點(diǎn)是： 1.支持?jǐn)?shù)字PHY電路，不需要實(shí)際的硬件電路就完成DDR2控制器與DDR2存儲(chǔ)芯片之間的物理層接口，節(jié)約了設(shè)計(jì)成本，縮小了硬件電路的體積。 2.將配置口從初始化模塊中分離出來，簡(jiǎn)化了具體操作。 3.支持多個(gè)DDR2存儲(chǔ)芯片，使得DDR2控制器的應(yīng)用范圍更為廣闊。 4.支持DDR2的三項(xiàng)新技術(shù)，充分發(fā)揮DDR2內(nèi)存的特性。 5.自動(dòng)DDR2刷新控制，方便用戶對(duì)DDR2內(nèi)存的控制。
上傳時(shí)間： 2013-06-10
上傳用戶：ynzfm
工業(yè)生產(chǎn)過程往往具有非線性、不確定性，難以建立精確的數(shù)學(xué)模型。應(yīng)用常規(guī)的PID控制器難以達(dá)到理想的控制效果。作為的重要分支，人工神經(jīng)網(wǎng)絡(luò)具有良好的非線性映射能力和高度的并行信息處理能力，已成為非線性系統(tǒng)建模、辨識(shí)和控制中常用的理論和方法。其中，神經(jīng)元具有很強(qiáng)的信息綜合、學(xué)習(xí)記憶、自學(xué)習(xí)和自適應(yīng)能力，可以處理那些難以用模型和規(guī)則描述的過程，將神經(jīng)元與PID結(jié)合，應(yīng)用到實(shí)際的控制中，可以在線調(diào)整PID的參數(shù)，使系統(tǒng)具有較強(qiáng)的抗干擾能力、自適應(yīng)能力和較好的魯棒性。 目前，人工神經(jīng)網(wǎng)絡(luò)的研究主要是神經(jīng)網(wǎng)絡(luò)的理論研究、神經(jīng)網(wǎng)絡(luò)的應(yīng)用研究和神經(jīng)網(wǎng)絡(luò)的實(shí)現(xiàn)技術(shù)研究，這三方面是相互依賴和相互促進(jìn)的關(guān)系。本文主要側(cè)重的是神經(jīng)網(wǎng)絡(luò)的實(shí)現(xiàn)技術(shù)研究方面，創(chuàng)新性地利用FPGA嵌入式系統(tǒng)開發(fā)技術(shù)實(shí)現(xiàn)單神經(jīng)元PID智能控制器的研究與設(shè)計(jì)，并將其封裝成為一個(gè)專用的IP核供其他的控制系統(tǒng)使用。 首先，對(duì)單神經(jīng)元PID智能控制器的設(shè)計(jì)原理和設(shè)計(jì)算法進(jìn)行了深入的研究與分析；其次，利用MATLAB設(shè)計(jì)單神經(jīng)元PID智能控制器，針對(duì)特定的被控對(duì)象，對(duì)其進(jìn)行仿真實(shí)驗(yàn)，獲得比較理想的系統(tǒng)輸出；然后，研究基于FPGA的單神經(jīng)元智能控制算法的實(shí)現(xiàn)，對(duì)控制器進(jìn)行VHDL語(yǔ)言分層設(shè)計(jì)，使用Altera公司的軟件QuartusⅡ6.1進(jìn)行仿真實(shí)驗(yàn)。兩個(gè)仿真實(shí)驗(yàn)結(jié)果表明，基于FPGA的單神經(jīng)元智能控制器比MATLAB設(shè)計(jì)的單神經(jīng)元PID智能控制器性能優(yōu)良。 本文的設(shè)計(jì)模塊主要包括權(quán)值修改模塊、誤差計(jì)算模塊、權(quán)值產(chǎn)生模塊和輸出模塊。在各個(gè)模塊的設(shè)計(jì)中進(jìn)行了優(yōu)化處理，使本文的設(shè)計(jì)不僅利用的硬件資源少，而且也有很快的運(yùn)行速度，同時(shí)也改善了傳統(tǒng)控制器的控制性能。
上傳時(shí)間： 2013-04-24
上傳用戶：13517191407
隨著以計(jì)算機(jī)技術(shù)為核心的信息技術(shù)的迅速發(fā)展以及信息的爆炸式增長(zhǎng)，人類獲得的視覺信息很大一部分是從各種各樣的電子顯示器件上獲得的。這對(duì)顯示器件的要求也越來越高。在這些因素的驅(qū)動(dòng)下，顯示技術(shù)也取得了飛速的發(fā)展。使用FPGA/CPLD設(shè)計(jì)的液晶控制器具有很高的靈活性，可以根據(jù)不同的液晶類型、尺寸、使用場(chǎng)合，特別是不同的工業(yè)產(chǎn)品，做一些特殊的設(shè)計(jì)，以最小的代價(jià)滿足系統(tǒng)的要求。而且可以解決通用的液晶顯示控制器本身固有的一些缺點(diǎn)。 本文設(shè)計(jì)了一個(gè)采用FPGA設(shè)計(jì)的液晶顯示控制器，主要解決以下內(nèi)容：采用Cyclone芯片設(shè)計(jì)的液晶控制器；采用硬件描述語(yǔ)言進(jìn)行的液晶顯示控制器設(shè)計(jì)，重點(diǎn)介紹了如何通過特殊設(shè)計(jì)控制器與CPU協(xié)調(diào)的工作，驅(qū)動(dòng)系統(tǒng)所需時(shí)序信號(hào)的產(chǎn)生，STN液晶彩色屏灰度顯示的時(shí)間抖動(dòng)算法和幀率控制原理及實(shí)現(xiàn)，顯示數(shù)據(jù)的緩沖、轉(zhuǎn)化方法，使用FPGA設(shè)計(jì)的用于本系統(tǒng)的特殊SDRAM控制器，以及液晶控制器通過該SDRAM控制器進(jìn)行顯示緩沖器的管理，還有很重要的一點(diǎn)是各個(gè)模塊之間的同步處理。這款液晶控制器在實(shí)際中的使用效果證明了本課題介紹的液晶控制器方案是一個(gè)非常可行的，具有廣泛的通用性。 關(guān)鍵詞：液晶控制器、SDRAM控制器、時(shí)序信號(hào)發(fā)生器、灰度顯示、時(shí)間抖動(dòng)算法
上傳時(shí)間： 2013-04-24
上傳用戶：ryanxue
本文對(duì)基于FPGA的對(duì)象存儲(chǔ)控制器原型的硬件設(shè)計(jì)進(jìn)行了研究。主要內(nèi)容如下： ⑴研究了對(duì)象存儲(chǔ)控制器的硬件設(shè)計(jì)，使其高效完成對(duì)象級(jí)接口的智能化管理和復(fù)雜存儲(chǔ)協(xié)議的解析，對(duì)對(duì)象存儲(chǔ)系統(tǒng)整體性能提升有重要意義。基于SoPC(片上可編程系統(tǒng))技術(shù)，在FPGA(現(xiàn)場(chǎng)可編程門陣列)上實(shí)現(xiàn)的對(duì)象存儲(chǔ)控制器，具有功能配置靈活，調(diào)試方便，成本較低等優(yōu)點(diǎn)。 ⑵采用Cyclone II器件實(shí)現(xiàn)的對(duì)象存儲(chǔ)控制器的網(wǎng)絡(luò)接口，包含處理器模塊、內(nèi)存模塊、Flash模塊等核心組成部分，提供千兆以太網(wǎng)的網(wǎng)絡(luò)接口和PCI(周邊元件擴(kuò)展接口)總線的主機(jī)接口，還具備電源模塊、時(shí)鐘模塊等以保證系統(tǒng)正常運(yùn)行。在設(shè)計(jì)實(shí)現(xiàn)PCB(印制電路板)時(shí)，從疊層設(shè)計(jì)、布局、布線、阻抗匹配等多方面解決高達(dá)100MHz的全局時(shí)鐘帶來的信號(hào)完整性問題，并基于IBIS模型進(jìn)行了信號(hào)完整性分析及仿真。針對(duì)各功能模塊提出了相應(yīng)的調(diào)試策略，并完成了部分模塊的調(diào)試工作。 ⑶提出了基于Virtex-4的對(duì)象存儲(chǔ)控制器系統(tǒng)設(shè)計(jì)方案，Virtex-4內(nèi)嵌PowerPC高性能處理器，可更好地完成對(duì)象存儲(chǔ)設(shè)備相關(guān)的控制和管理工作。實(shí)現(xiàn)了豐富的接口設(shè)計(jì)，包括千兆以太網(wǎng)、光纖通道、SATA(串行高級(jí)技術(shù)附件)等網(wǎng)絡(luò)存儲(chǔ)接口以及較PCI性能更優(yōu)異的PCI-X(并連的PCI總線)主機(jī)接口；提供多種FPGA配置方式。使用Cadence公司的Capture CIS工具完成了該系統(tǒng)硬件的原理圖繪制，通過了設(shè)計(jì)規(guī)則檢查，生成了網(wǎng)表用作下一步設(shè)計(jì)工作的交付文件。
標(biāo)簽： FPGA 對(duì)象存儲(chǔ) 原型
上傳時(shí)間： 2013-04-24
上傳用戶：lijinchuan
隨著電力電子技術(shù)、微處理器技術(shù)、控制理論及永磁材料等技術(shù)的快速發(fā)展，以永磁同步電機(jī)作為控制對(duì)象的傳動(dòng)領(lǐng)域得到了越來越廣泛的關(guān)注，隨著FPGA的技術(shù)的普及和廣泛應(yīng)用，使得各種先進(jìn)的控制算法得以實(shí)現(xiàn)，于是數(shù)字化、智能化的永磁交流控制器成為必然的發(fā)展趨勢(shì)和當(dāng)前的研究熱點(diǎn)。本文的主要工作就是圍繞數(shù)字化的永磁同步電機(jī)控制器研究來展開。首先深入研究了永磁同步電機(jī)的數(shù)學(xué)建模方法及電機(jī)控制策略問題。在對(duì)永磁同步電機(jī)的數(shù)學(xué)模型進(jìn)行了推導(dǎo)的基礎(chǔ)上，在PSIM仿真軟件中建立了永磁同步電機(jī)的電機(jī)模型，提出了一種永磁同步電機(jī)傳統(tǒng)控制系統(tǒng)仿真建模的新方法。其次對(duì)常用的數(shù)字脈寬調(diào)制方法進(jìn)行了數(shù)學(xué)推導(dǎo)，并對(duì)滑模控制理論和矢量控制進(jìn)行了深入的研究分析，將滑模變結(jié)構(gòu)控制應(yīng)用于永磁同步電機(jī)的調(diào)速系統(tǒng)中，改善了傳統(tǒng)PI控制器參數(shù)整定繁瑣、系統(tǒng)魯棒性差的缺點(diǎn)，仿真結(jié)果驗(yàn)證了該系統(tǒng)設(shè)計(jì)方案的優(yōu)越性。最后在永磁同步電機(jī)建模仿真的基礎(chǔ)上，根據(jù)永磁同步電機(jī)控制器的設(shè)計(jì)要求及FPGA的特點(diǎn)，提出永磁同步電機(jī)控制器的的設(shè)計(jì)方案。按照FPGA模塊化設(shè)計(jì)思想，將整個(gè)系統(tǒng)進(jìn)行了合理的劃分，分別對(duì)SVPWM、Park變換、SMC、反饋速度測(cè)量等重要模塊的FPGA硬件實(shí)現(xiàn)算法進(jìn)行了深入的研究。各模塊在Modelsim平臺(tái)上完成功能仿真后并下載到Spartan-3E開發(fā)板上完成硬件驗(yàn)證，驗(yàn)證結(jié)果表明：永磁同步電機(jī)在低速和高速時(shí)都能穩(wěn)定運(yùn)行，從而證實(shí)了本設(shè)計(jì)方案的可行性。
上傳時(shí)間： 2013-04-24
上傳用戶：wff
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
