enter——選取或啟動(dòng) esc——放棄或取消 f1——啟動(dòng)在線幫助窗口 tab——啟動(dòng)浮動(dòng)圖件的屬性窗口 pgup——放大窗口顯示比例 pgdn——縮小窗口顯示比例 end——刷新屏幕 del——刪除點(diǎn)取的元件（1個(gè)） ctrl+del——刪除選取的元件（2個(gè)或2個(gè)以上） x+a——取消所有被選取圖件的選取狀態(tài) x——將浮動(dòng)圖件左右翻轉(zhuǎn) y——將浮動(dòng)圖件上下翻轉(zhuǎn) space——將浮動(dòng)圖件旋轉(zhuǎn)90度 crtl+ins——將選取圖件復(fù)制到編輯區(qū)里 shift+ins——將剪貼板里的圖件貼到編輯區(qū)里 shift+del——將選取圖件剪切放入剪貼板里 alt+backspace——恢復(fù)前一次的操作 ctrl+backspace——取消前一次的恢復(fù) crtl+g——跳轉(zhuǎn)到指定的位置 crtl+f——尋找指定的文字
上傳時(shí)間： 2013-12-29
上傳用戶：13033095779
有時(shí)候，做元件封裝的時(shí)候，做得不是按中心設(shè)置為原點(diǎn)（不提倡這種做法），所以制成之后導(dǎo)出來的坐標(biāo)圖和直接提供給貼片廠的要求相差比較大。比如，以元件的某一個(gè)pin 腳作為元件的原點(diǎn)，明顯就有問題，直接修改封裝的話，PCB又的重新調(diào)整。所以想到一個(gè)方法：把每個(gè)元件所有的管腳的X坐標(biāo)和Y坐標(biāo)分別求平均值，就為元件的中心。
標(biāo)簽： Layout Basic PADS Scr
上傳時(shí)間： 2013-11-01
上傳用戶：ccccccc
EDA （Electronic Design Automation）即“電子設(shè)計(jì)自動(dòng)化”，是指以計(jì)算機(jī)為工作平臺(tái)，以EDA軟件為開發(fā)環(huán)境，以硬件描述語言為設(shè)計(jì)語言，以可編程器件PLD為實(shí)驗(yàn)載體(包括CPLD、FPGA、EPLD等)，以集成電路芯片為目標(biāo)器件的電子產(chǎn)品自動(dòng)化設(shè)計(jì)過程。“工欲善其事，必先利其器”，因此，EDA工具在電子系統(tǒng)設(shè)計(jì)中所占的份量越來越高。下面就介紹一些目前較為流行的EDA工具軟件。 PLD 及IC設(shè)計(jì)開發(fā)領(lǐng)域的EDA工具，一般至少要包含仿真器（Simulator）、綜合器（Synthesizer）和配置器（Place and Routing, P&R）等幾個(gè)特殊的軟件包中的一個(gè)或多個(gè)，因此這一領(lǐng)域的EDA工具就不包括Protel、PSpice、Ewb等原理圖和PCB板設(shè)計(jì)及電路仿真軟件。目前流行的EDA工具軟件有兩種分類方法：一種是按公司類別進(jìn)行分類，另一種是按功能進(jìn)行劃分。 若按公司類別分，大體可分兩類：一類是EDA 專業(yè)軟件公司，業(yè)內(nèi)最著名的三家公司是Cadence、Synopsys和Mentor Graphics；另一類是PLD器件廠商為了銷售其產(chǎn)品而開發(fā)的EDA工具，較著名的公司有Altera、Xilinx、lattice等。前者獨(dú)立于半導(dǎo)體器件廠商，具有良好的標(biāo)準(zhǔn)化和兼容性，適合于學(xué)術(shù)研究單位使用，但系統(tǒng)復(fù)雜、難于掌握且價(jià)格昂貴；后者能針對(duì)自己器件的工藝特點(diǎn)作出優(yōu)化設(shè)計(jì)，提高資源利用率，降低功耗，改善性能，比較適合產(chǎn)品開發(fā)單位使用。 若按功能分，大體可以分為以下三類。 (1) 集成的PLD/FPGA開發(fā)環(huán)境 由半導(dǎo)體公司提供，基本上可以完成從設(shè)計(jì)輸入（原理圖或HDL）→仿真→綜合→布線→下載到器件等囊括所有PLD開發(fā)流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ，Xilinx公司的ISE，Lattice公司的 ispDesignExpert等。其優(yōu)勢(shì)是功能全集成化，可以加快動(dòng)態(tài)調(diào)試，縮短開發(fā)周期；缺點(diǎn)是在綜合和仿真環(huán)節(jié)與專業(yè)的軟件相比，都不是非常優(yōu)秀的。 (2) 綜合類 這類軟件的功能是對(duì)設(shè)計(jì)輸入進(jìn)行邏輯分析、綜合和優(yōu)化，將硬件描述語句（通常是系統(tǒng)級(jí)的行為描述語句）翻譯成最基本的與或非門的連接關(guān)系（網(wǎng)表），導(dǎo)出給PLD/FPGA廠家的軟件進(jìn)行布局和布線。為了優(yōu)化結(jié)果，在進(jìn)行較復(fù)雜的設(shè)計(jì)時(shí)，基本上都使用這些專業(yè)的邏輯綜合軟件，而不采用廠家提供的集成PLD/FPGA開發(fā)工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真類 這類軟件的功能是對(duì)設(shè)計(jì)進(jìn)行模擬仿真，包括布局布線（P&R）前的“功能仿真”（也叫“前仿真”）和P&R后的包含了門延時(shí)、線延時(shí)等的“時(shí)序仿真”（也叫“后仿真”）。復(fù)雜一些的設(shè)計(jì)，一般需要使用這些專業(yè)的仿真軟件。因?yàn)橥瑯拥脑O(shè)計(jì)輸入，專業(yè)軟件的仿真速度比集成環(huán)境的速度快得多。此類軟件最著名的要算Model Technology公司的Modelsim，Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。 以上介紹了一些具代表性的EDA 工具軟件。它們?cè)谛阅苌细饔兴L(zhǎng)，有的綜合優(yōu)化能力突出，有的仿真模擬功能強(qiáng)，好在多數(shù)工具能相互兼容，具有互操作性。比如Altera公司的 QuartusII集成開發(fā)工具，就支持多種第三方的EDA軟件，用戶可以在QuartusII軟件中通過設(shè)置直接調(diào)用Modelsim和 Synplify進(jìn)行仿真和綜合。 如果設(shè)計(jì)的硬件系統(tǒng)不是很大，對(duì)綜合和仿真的要求不是很高，那么可以在一個(gè)集成的開發(fā)環(huán)境中完成整個(gè)設(shè)計(jì)流程。如果要進(jìn)行復(fù)雜系統(tǒng)的設(shè)計(jì)，則常規(guī)的方法是多種EDA工具協(xié)調(diào)工作，集各家之所長(zhǎng)來完成設(shè)計(jì)流程。
上傳時(shí)間： 2013-11-19
上傳用戶：wxqman
PCB Layout Rule Rev1.70, 規(guī)範(fàn)內(nèi)容如附件所示, 其中分為: (1) ”PCB LAYOUT 基本規(guī)範(fàn)”:為R&D Layout時(shí)必須遵守的事項(xiàng), 否則SMT,DIP,裁板時(shí)無法生產(chǎn). (2) “錫偷LAYOUT RULE建議規(guī)範(fàn)”: 加適合的錫偷可降低短路及錫球. (3) “PCB LAYOUT 建議規(guī)範(fàn)”:為製造單位為提高量產(chǎn)良率,建議R&D在design階段即加入PCB Layout. (4) ”零件選用建議規(guī)範(fàn)”: Connector零件在未來應(yīng)用逐漸廣泛, 又是SMT生產(chǎn)時(shí)是偏移及置件不良的主因,故製造希望R&D及採(cǎi)購(gòu)在購(gòu)買異形零件時(shí)能顧慮製造的需求, 提高自動(dòng)置件的比例.
標(biāo)簽： LAYOUT PCB 設(shè)計(jì)規(guī)范
上傳時(shí)間： 2013-10-28
上傳用戶：zhtzht
PCB布線設(shè)計(jì)－模擬和數(shù)字布線的異同工程領(lǐng)域中的數(shù)字設(shè)計(jì)人員和數(shù)字電路板設(shè)計(jì)專家在不斷增加，這反映了行業(yè)的發(fā)展趨勢(shì)。盡管對(duì)數(shù)字設(shè)計(jì)的重視帶來了電子產(chǎn)品的重大發(fā)展，但仍然存在，而且還會(huì)一直存在一部分與 模擬 或現(xiàn)實(shí)環(huán)境接口的電路設(shè)計(jì)。模擬和數(shù)字領(lǐng)域的布線策略有一些類似之處，但要獲得更好的工程領(lǐng)域中的數(shù)字設(shè)計(jì)人員和數(shù)字電路板設(shè)計(jì)專家在不斷增加，這反映了行業(yè)的發(fā)展趨勢(shì)。盡管對(duì)數(shù)字設(shè)計(jì)的重視帶來了電子產(chǎn)品的重大發(fā)展，但仍然存在，而且還會(huì)一直存在一部分與模擬或現(xiàn)實(shí)環(huán)境接口的電路設(shè)計(jì)。模擬和數(shù)字領(lǐng)域的布線策略有一些類似之處，但要獲得更好的結(jié)果時(shí)，由于其布線策略不同，簡(jiǎn)單電路布線設(shè)計(jì)就不再是最優(yōu)方案了。本文就旁路電容、電源、地線設(shè)計(jì)、電壓誤差和由PCB布線引起的電磁干擾(EMI)等幾個(gè)方面，討論模擬和數(shù)字布線的基本相似之處及差別。模擬和數(shù)字布線策略的相似之處旁路或去耦電容在布線時(shí)，模擬器件和數(shù)字器件都需要這些類型的電容，都需要靠近其電源引腳連接一個(gè)電容，此電容值通常為0.1mF。系統(tǒng)供電電源側(cè)需要另一類電容，通常此電容值大約為10mF。這些電容的位置如圖1所示。電容取值范圍為推薦值的1/10至10倍之間。但引腳須較短，且要盡量靠近器件(對(duì)于0.1mF電容)或供電電源(對(duì)于10mF電容)。在電路板上加旁路或去耦電容，以及這些電容在板上的位置，對(duì)于數(shù)字和模擬設(shè)計(jì)來說都屬于常識(shí)。但有趣的是，其原因卻有所不同。在模擬布線設(shè)計(jì)中，旁路電容通常用于旁路電源上的高頻信號(hào)，如果不加旁路電容，這些高頻信號(hào)可能通過電源引腳進(jìn)入敏感的模擬芯片。一般來說，這些高頻信號(hào)的頻率超出模擬器件抑制高頻信號(hào)的能力。如果在模擬電路中不使用旁路電容的話，就可能在信號(hào)路徑上引入噪聲，更嚴(yán)重的情況甚至?xí)鹫駝?dòng)。
標(biāo)簽： PCB 布線設(shè)計(jì) 模擬 數(shù)字布線
上傳時(shí)間： 2013-11-03
上傳用戶：shaojie2080
第二部分：DRAM 內(nèi)存模塊的設(shè)計(jì)技術(shù)..............................................................143第一章 SDR 和DDR 內(nèi)存的比較..........................................................................143第二章 內(nèi)存模塊的疊層設(shè)計(jì).............................................................................145第三章 內(nèi)存模塊的時(shí)序要求.............................................................................1493.1 無緩沖（Unbuffered）內(nèi)存模塊的時(shí)序分析.......................................1493.2 帶寄存器（Registered）的內(nèi)存模塊時(shí)序分析...................................154第四章 內(nèi)存模塊信號(hào)設(shè)計(jì).................................................................................1594.1 時(shí)鐘信號(hào)的設(shè)計(jì).......................................................................................1594.2 CS 及CKE 信號(hào)的設(shè)計(jì)..............................................................................1624.3 地址和控制線的設(shè)計(jì)...............................................................................1634.4 數(shù)據(jù)信號(hào)線的設(shè)計(jì)...................................................................................1664.5 電源，參考電壓Vref 及去耦電容.........................................................169第五章 內(nèi)存模塊的功耗計(jì)算.............................................................................172第六章 實(shí)際設(shè)計(jì)案例分析.................................................................................178 目前比較流行的內(nèi)存模塊主要是這三種：SDR，DDR，RAMBUS。其中，RAMBUS內(nèi)存采用阻抗受控制的串行連接技術(shù),在這里我們將不做進(jìn)一步探討，本文所總結(jié)的內(nèi)存設(shè)計(jì)技術(shù)就是針對(duì)SDRAM 而言(包括SDR 和DDR)。現(xiàn)在我們來簡(jiǎn)單地比較一下SDR 和DDR，它們都被稱為同步動(dòng)態(tài)內(nèi)存，其核心技術(shù)是一樣的。只是DDR 在某些功能上進(jìn)行了改進(jìn)，所以DDR 有時(shí)也被稱為SDRAM II。DDR 的全稱是Double Data Rate，也就是雙倍的數(shù)據(jù)傳輸率，但是其時(shí)鐘頻率沒有增加，只是在時(shí)鐘的上升和下降沿都可以用來進(jìn)行數(shù)據(jù)的讀寫操作。對(duì)于SDR 來說,市面上常見的模塊主要有PC100/PC133/PC166,而相應(yīng)的DDR內(nèi)存則為DDR200(PC1600)/DDR266(PC2100)/DDR333(PC2700)。
標(biāo)簽： DRAM 內(nèi)存模塊 設(shè)計(jì)技術(shù)
上傳時(shí)間： 2014-01-13
上傳用戶：euroford
現(xiàn)代的電子設(shè)計(jì)和芯片制造技術(shù)正在飛速發(fā)展，電子產(chǎn)品的復(fù)雜度、時(shí)鐘和總線頻率等等都呈快速上升趨勢(shì)，但系統(tǒng)的電壓卻不斷在減小，所有的這一切加上產(chǎn)品投放市場(chǎng)的時(shí)間要求給設(shè)計(jì)師帶來了前所未有的巨大壓力。要想保證產(chǎn)品的一次性成功就必須能預(yù)見設(shè)計(jì)中可能出現(xiàn)的各種問題，并及時(shí)給出合理的解決方案，對(duì)于高速的數(shù)字電路來說，最令人頭大的莫過于如何確保瞬時(shí)跳變的數(shù)字信號(hào)通過較長(zhǎng)的一段傳輸線，還能完整地被接收，并保證良好的電磁兼容性，這就是目前頗受關(guān)注的信號(hào)完整性（SI）問題。本章就是圍繞信號(hào)完整性的問題，讓大家對(duì)高速電路有個(gè)基本的認(rèn)識(shí)，并介紹一些相關(guān)的基本概念。 第一章 高速數(shù)字電路概述.....................................................................................51.1 何為高速電路...............................................................................................51.2 高速帶來的問題及設(shè)計(jì)流程剖析...............................................................61.3 相關(guān)的一些基本概念...................................................................................8第二章 傳輸線理論...............................................................................................122.1 分布式系統(tǒng)和集總電路.............................................................................122.2 傳輸線的RLCG 模型和電報(bào)方程...............................................................132.3 傳輸線的特征阻抗.....................................................................................142.3.1 特性阻抗的本質(zhì).................................................................................142.3.2 特征阻抗相關(guān)計(jì)算.............................................................................152.3.3 特性阻抗對(duì)信號(hào)完整性的影響.........................................................172.4 傳輸線電報(bào)方程及推導(dǎo).............................................................................182.5 趨膚效應(yīng)和集束效應(yīng).................................................................................232.6 信號(hào)的反射.................................................................................................252.6.1 反射機(jī)理和電報(bào)方程.........................................................................252.6.2 反射導(dǎo)致信號(hào)的失真問題.................................................................302.6.2.1 過沖和下沖.....................................................................................302.6.2.2 振蕩：.............................................................................................312.6.3 反射的抑制和匹配.............................................................................342.6.3.1 串行匹配.........................................................................................352.6.3.1 并行匹配.........................................................................................362.6.3.3 差分線的匹配.................................................................................392.6.3.4 多負(fù)載的匹配.................................................................................41第三章 串?dāng)_的分析...............................................................................................423.1 串?dāng)_的基本概念.........................................................................................423.2 前向串?dāng)_和后向串?dāng)_.................................................................................433.3 后向串?dāng)_的反射.........................................................................................463.4 后向串?dāng)_的飽和.........................................................................................463.5 共模和差模電流對(duì)串?dāng)_的影響.................................................................483.6 連接器的串?dāng)_問題.....................................................................................513.7 串?dāng)_的具體計(jì)算.........................................................................................543.8 避免串?dāng)_的措施.........................................................................................57第四章 EMI 抑制....................................................................................................604.1 EMI/EMC 的基本概念..................................................................................604.2 EMI 的產(chǎn)生..................................................................................................614.2.1 電壓瞬變.............................................................................................614.2.2 信號(hào)的回流.........................................................................................624.2.3 共模和差摸EMI ..................................................................................634.3 EMI 的控制..................................................................................................654.3.1 屏蔽.....................................................................................................654.3.1.1 電場(chǎng)屏蔽.........................................................................................654.3.1.2 磁場(chǎng)屏蔽.........................................................................................674.3.1.3 電磁場(chǎng)屏蔽.....................................................................................674.3.1.4 電磁屏蔽體和屏蔽效率.................................................................684.3.2 濾波.....................................................................................................714.3.2.1 去耦電容.........................................................................................714.3.2.3 磁性元件.........................................................................................734.3.3 接地.....................................................................................................744.4 PCB 設(shè)計(jì)中的EMI.......................................................................................754.4.1 傳輸線RLC 參數(shù)和EMI ........................................................................764.4.2 疊層設(shè)計(jì)抑制EMI ..............................................................................774.4.3 電容和接地過孔對(duì)回流的作用.........................................................784.4.4 布局和走線規(guī)則.................................................................................79第五章 電源完整性理論基礎(chǔ)...............................................................................825.1 電源噪聲的起因及危害.............................................................................825.2 電源阻抗設(shè)計(jì).............................................................................................855.3 同步開關(guān)噪聲分析.....................................................................................875.3.1 芯片內(nèi)部開關(guān)噪聲.............................................................................885.3.2 芯片外部開關(guān)噪聲.............................................................................895.3.3 等效電感衡量SSN ..............................................................................905.4 旁路電容的特性和應(yīng)用.............................................................................925.4.1 電容的頻率特性.................................................................................935.4.3 電容的介質(zhì)和封裝影響.....................................................................955.4.3 電容并聯(lián)特性及反諧振.....................................................................955.4.4 如何選擇電容.....................................................................................975.4.5 電容的擺放及Layout ........................................................................99第六章 系統(tǒng)時(shí)序.................................................................................................1006.1 普通時(shí)序系統(tǒng)...........................................................................................1006.1.1 時(shí)序參數(shù)的確定...............................................................................1016.1.2 時(shí)序約束條件...................................................................................1066.2 源同步時(shí)序系統(tǒng).......................................................................................1086.2.1 源同步系統(tǒng)的基本結(jié)構(gòu)...................................................................1096.2.2 源同步時(shí)序要求...............................................................................110第七章 IBIS 模型................................................................................................1137.1 IBIS 模型的由來...................................................................................... 1137.2 IBIS 與SPICE 的比較.............................................................................. 1137.3 IBIS 模型的構(gòu)成...................................................................................... 1157.4 建立IBIS 模型......................................................................................... 1187.4 使用IBIS 模型......................................................................................... 1197.5 IBIS 相關(guān)工具及鏈接..............................................................................120第八章 高速設(shè)計(jì)理論在實(shí)際中的運(yùn)用.............................................................1228.1 疊層設(shè)計(jì)方案...........................................................................................1228.2 過孔對(duì)信號(hào)傳輸?shù)挠绊?..........................................................................1278.3 一般布局規(guī)則...........................................................................................1298.4 接地技術(shù)...................................................................................................1308.5 PCB 走線策略............................................................................................134
標(biāo)簽： 信號(hào)完整性
上傳時(shí)間： 2014-05-15
上傳用戶：dudu1210004
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶：pei5
第一部分 信號(hào)完整性知識(shí)基礎(chǔ).................................................................................5第一章 高速數(shù)字電路概述.....................................................................................51.1 何為高速電路...............................................................................................51.2 高速帶來的問題及設(shè)計(jì)流程剖析...............................................................61.3 相關(guān)的一些基本概念...................................................................................8第二章 傳輸線理論...............................................................................................122.1 分布式系統(tǒng)和集總電路.............................................................................122.2 傳輸線的RLCG 模型和電報(bào)方程...............................................................132.3 傳輸線的特征阻抗.....................................................................................142.3.1 特性阻抗的本質(zhì).................................................................................142.3.2 特征阻抗相關(guān)計(jì)算.............................................................................152.3.3 特性阻抗對(duì)信號(hào)完整性的影響.........................................................172.4 傳輸線電報(bào)方程及推導(dǎo).............................................................................182.5 趨膚效應(yīng)和集束效應(yīng).................................................................................232.6 信號(hào)的反射.................................................................................................252.6.1 反射機(jī)理和電報(bào)方程.........................................................................252.6.2 反射導(dǎo)致信號(hào)的失真問題.................................................................302.6.2.1 過沖和下沖.....................................................................................302.6.2.2 振蕩：.............................................................................................312.6.3 反射的抑制和匹配.............................................................................342.6.3.1 串行匹配.........................................................................................352.6.3.1 并行匹配.........................................................................................362.6.3.3 差分線的匹配.................................................................................392.6.3.4 多負(fù)載的匹配.................................................................................41第三章 串?dāng)_的分析...............................................................................................423.1 串?dāng)_的基本概念.........................................................................................423.2 前向串?dāng)_和后向串?dāng)_.................................................................................433.3 后向串?dāng)_的反射.........................................................................................463.4 后向串?dāng)_的飽和.........................................................................................463.5 共模和差模電流對(duì)串?dāng)_的影響.................................................................483.6 連接器的串?dāng)_問題.....................................................................................513.7 串?dāng)_的具體計(jì)算.........................................................................................543.8 避免串?dāng)_的措施.........................................................................................57第四章 EMI 抑制....................................................................................................604.1 EMI/EMC 的基本概念..................................................................................604.2 EMI 的產(chǎn)生..................................................................................................614.2.1 電壓瞬變.............................................................................................614.2.2 信號(hào)的回流.........................................................................................624.2.3 共模和差摸EMI ..................................................................................634.3 EMI 的控制..................................................................................................654.3.1 屏蔽.....................................................................................................654.3.1.1 電場(chǎng)屏蔽.........................................................................................654.3.1.2 磁場(chǎng)屏蔽.........................................................................................674.3.1.3 電磁場(chǎng)屏蔽.....................................................................................674.3.1.4 電磁屏蔽體和屏蔽效率.................................................................684.3.2 濾波.....................................................................................................714.3.2.1 去耦電容.........................................................................................714.3.2.3 磁性元件.........................................................................................734.3.3 接地.....................................................................................................744.4 PCB 設(shè)計(jì)中的EMI.......................................................................................754.4.1 傳輸線RLC 參數(shù)和EMI ........................................................................764.4.2 疊層設(shè)計(jì)抑制EMI ..............................................................................774.4.3 電容和接地過孔對(duì)回流的作用.........................................................784.4.4 布局和走線規(guī)則.................................................................................79第五章 電源完整性理論基礎(chǔ)...............................................................................825.1 電源噪聲的起因及危害.............................................................................825.2 電源阻抗設(shè)計(jì).............................................................................................855.3 同步開關(guān)噪聲分析.....................................................................................875.3.1 芯片內(nèi)部開關(guān)噪聲.............................................................................885.3.2 芯片外部開關(guān)噪聲.............................................................................895.3.3 等效電感衡量SSN ..............................................................................905.4 旁路電容的特性和應(yīng)用.............................................................................925.4.1 電容的頻率特性.................................................................................935.4.3 電容的介質(zhì)和封裝影響.....................................................................955.4.3 電容并聯(lián)特性及反諧振.....................................................................955.4.4 如何選擇電容.....................................................................................975.4.5 電容的擺放及Layout ........................................................................99第六章 系統(tǒng)時(shí)序.................................................................................................1006.1 普通時(shí)序系統(tǒng)...........................................................................................1006.1.1 時(shí)序參數(shù)的確定...............................................................................1016.1.2 時(shí)序約束條件...................................................................................1063.2 高速設(shè)計(jì)的問題.......................................................................................2093.3 SPECCTRAQuest SI Expert 的組件.......................................................2103.3.1 SPECCTRAQuest Model Integrity .................................................2103.3.2 SPECCTRAQuest Floorplanner/Editor .........................................2153.3.3 Constraint Manager .......................................................................2163.3.4 SigXplorer Expert Topology Development Environment .......2233.3.5 SigNoise 仿真子系統(tǒng)......................................................................2253.3.6 EMControl .........................................................................................2303.3.7 SPECCTRA Expert 自動(dòng)布線器.......................................................2303.4 高速設(shè)計(jì)的大致流程...............................................................................2303.4.1 拓?fù)浣Y(jié)構(gòu)的探索...............................................................................2313.4.2 空間解決方案的探索.......................................................................2313.4.3 使用拓?fù)淠０弪?qū)動(dòng)設(shè)計(jì)...................................................................2313.4.4 時(shí)序驅(qū)動(dòng)布局...................................................................................2323.4.5 以約束條件驅(qū)動(dòng)設(shè)計(jì).......................................................................2323.4.6 設(shè)計(jì)后分析.......................................................................................233第四章 SPECCTRAQUEST SIGNAL EXPLORER 的進(jìn)階運(yùn)用..........................................2344.1 SPECCTRAQuest Signal Explorer 的功能包括：................................2344.2 圖形化的拓?fù)浣Y(jié)構(gòu)探索...........................................................................2344.3 全面的信號(hào)完整性(Signal Integrity)分析.......................................2344.4 完全兼容 IBIS 模型...............................................................................2344.5 PCB 設(shè)計(jì)前和設(shè)計(jì)的拓?fù)浣Y(jié)構(gòu)提取.......................................................2354.6 仿真設(shè)置顧問...........................................................................................2354.7 改變?cè)O(shè)計(jì)的管理.......................................................................................2354.8 關(guān)鍵技術(shù)特點(diǎn)...........................................................................................2364.8.1 拓?fù)浣Y(jié)構(gòu)探索...................................................................................2364.8.2 SigWave 波形顯示器........................................................................2364.8.3 集成化的在線分析(Integration and In-process Analysis) .236第五章 部分特殊的運(yùn)用...............................................................................2375.1 Script 指令的使用..................................................................................2375.2 差分信號(hào)的仿真.......................................................................................2435.3 眼圖模式的使用.......................................................................................249第四部分：HYPERLYNX 仿真工具使用指南............................................................251第一章 使用LINESIM 進(jìn)行前仿真.......................................................................2511.1 用LineSim 進(jìn)行仿真工作的基本方法...................................................2511.2 處理信號(hào)完整性原理圖的具體問題.......................................................2591.3 在LineSim 中如何對(duì)傳輸線進(jìn)行設(shè)置...................................................2601.4 在LineSim 中模擬IC 元件.....................................................................2631.5 在LineSim 中進(jìn)行串?dāng)_仿真...................................................................268第二章 使用BOARDSIM 進(jìn)行后仿真......................................................................2732.1 用BOARDSIM 進(jìn)行后仿真工作的基本方法...................................................2732.2 BoardSim 的進(jìn)一步介紹..........................................................................2922.3 BoardSim 中的串?dāng)_仿真..........................................................................309
標(biāo)簽： PCB 內(nèi)存 仿真技術(shù)
上傳時(shí)間： 2014-04-18
上傳用戶：wpt
布線需要考慮的問題很多，但是最基本的的還是要做到周密，謹(jǐn)慎。寄生元件危害最大的情況印刷電路板布線產(chǎn)生的主要寄生元件包括：寄生電阻、寄生電容和寄生電感。例如：PCB 的寄生電阻由元件之間的走線形成；電路板上的走線、焊盤和平行走線會(huì)產(chǎn)生寄生電容；寄生電感的產(chǎn)生途徑包括環(huán)路電感、互感和過孔。當(dāng)將電路原理圖轉(zhuǎn)化為實(shí)際的PCB 時(shí)，所有這些寄生元件都可能對(duì)電路的有效性產(chǎn)生干擾。本文將對(duì)最棘手的電路板寄生元件類型— 寄生電容進(jìn)行量化，并提供一個(gè)可清楚看到寄生電容對(duì)電路性能影響的示例。
標(biāo)簽： pcb 布線 經(jīng)驗(yàn)
上傳時(shí)間： 2013-11-18
上傳用戶：liglechongchong
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
