焊有元件的印制電路板在線測試是印制電路板生產(chǎn)過程中的一個重要環(huán)節(jié)，關(guān)系著整個電子產(chǎn)品的質(zhì)量。本文在深入研究國內(nèi)外印制電路板自動測試技術(shù)的基礎(chǔ)上，結(jié)合當前先進的電子技術(shù)，設(shè)計出一套高性能，低價位，小體積，便于攜帶和操作的印制電路板在線測試儀。 本文設(shè)計的在線測試儀系統(tǒng)包括控制器電路、信號發(fā)生電路、信號采集電路、元件測試電路、USB通信電路和開關(guān)矩陣電路等，其中控制器電路是以FPGA可編程控制芯片為核心，負責控制下位機其它所有電路的正常工作，并實現(xiàn)與上位機間的通信。 針對模擬元件的測試，本文首先探討了對印制電路板上模擬元件測試時的隔離原理，繼而詳細闡述了電阻、電容（電感）、二極管、三極管、運算放大器等的測試方法，并分別設(shè)計了硬件測試電路。因為測試時需向被測元件施加測試激勵信號，本文設(shè)計并完成了一信號發(fā)生電路，可輸出幅值可調(diào)的直流恒壓源信號和直流恒流源信號、幅值和頻率都可調(diào)的交流信號。 針對數(shù)字器件的測試，本文將數(shù)字器件分為兩種，一種為具有邊界掃描功能單元的器件，另一類為非邊界掃描器件，并分別對兩種類型的數(shù)字器件的測試原理和方法進行了詳細的描述，在文中給出了相關(guān)的硬件測試電路圖。 本設(shè)計中，所有測試激勵信號經(jīng)測試電路后輸出的測試結(jié)果都是直流電壓信號，所以本文設(shè)計了一通用信號采集電路來完成對測試結(jié)果的取樣。本文還設(shè)計了開關(guān)矩陣電路，用于將被測印制電路板上的元件接入到測試電路中。對通信電路的設(shè)計，本文采用USB通信方式與上位機進行有效的數(shù)據(jù)交換，并通過USB接口芯片完成了硬件電路的設(shè)計。 在軟件方面，本文采用NiosⅡ C語言完成所有軟件設(shè)計，以協(xié)助硬件部分來完成對印制電路板的測試工作。 本文已完成各部分電路試驗及系統(tǒng)聯(lián)調(diào)，試驗證明設(shè)計達到了項目預定要求。
上傳時間： 2013-08-02
上傳用戶：fywz
人臉識別技術(shù)繼指紋識別、虹膜識別以及聲音識別等生物識別技術(shù)之后，以其獨特的方便、經(jīng)濟及準確性而越來越受到世人的矚目。作為人臉識別系統(tǒng)的重要環(huán)節(jié)—人臉檢測，隨著研究的深入和應用的擴大，在視頻會議、圖像檢索、出入口控制以及智能人機交互等領(lǐng)域有著重要的應用前景，發(fā)展速度異常迅猛。 FPGA的制造技術(shù)不斷發(fā)展，它的功能、應用和可靠性逐漸增加，在各個行業(yè)也顯現(xiàn)出自身的優(yōu)勢。FPGA允許用戶根據(jù)自己的需要來建立自己的模塊，為用戶的升級和改進留下廣闊的空間。并且速度更高，密度也更大，其設(shè)計方法的靈活性降低了整個系統(tǒng)的開發(fā)成本，F(xiàn)PGA 設(shè)計成為電子自動化設(shè)計行業(yè)不可缺少的方法。 本文從人臉檢測算法入手，總結(jié)基于FPGA上的嵌入式系統(tǒng)設(shè)計方法，使用IBM的Coreconnect掛接自定義模塊技術(shù)。經(jīng)過訓練分類器、定點化、以及硬件加速等方法后，能夠使人臉檢測系統(tǒng)在基于Xilinx的Virtex II Pro開發(fā)板上平臺上，達到實時的檢測效果。本文工作和成果可以具體描述如下： 1. 算法分析：對于人臉檢測算法，首先確保的是檢測率的準確性程度。本文所采用的是基于Paul Viola和Michael J.Jones提出的一種基于Adaboost算法的人臉檢測方法。算法中較多的是積分圖的特征值計算，這便于進一步的硬件設(shè)計。同時對檢測算法進行耗時分析確定運行速度的瓶頸。 2. 軟硬件功能劃分：這一步考慮市場可以提供的資源狀況，又要考慮系統(tǒng)成本、開發(fā)時間等諸多因素。Xilinx公司提供的Virtex II Pro開發(fā)板，在上面有可以供利用的Power PC處理器、可擴展的存儲器、I/O接口、總線及數(shù)據(jù)通道等，通過分析可以對算法進行細致的劃分，實現(xiàn)需要加速的模塊。 3. 定點化：在Adaboost算法中，需要進行大量的浮點計算。這里采用的方法是直接對數(shù)據(jù)位進行操作它提取指數(shù)和尾數(shù)，然后對尾數(shù)執(zhí)行移位操作。 4. 改進檢測用的級聯(lián)分類器的訓練，提出可以迅速提高分類能力、特征數(shù)量大大減小的一種訓練方法。 5. 最后對系統(tǒng)的整體進行了驗證。實驗表明，在視頻輸入輸出接入的同時，人臉檢測能夠達到17fps的檢測速度，并且獲得了很好的檢測率以及較低的誤檢率。
標簽： FPGA 人臉檢測 系統(tǒng)設(shè)計
上傳時間： 2013-07-01
上傳用戶：84425894
隨著信息技術(shù)的發(fā)展，數(shù)字信號的采集與處理在科學研究、工業(yè)生產(chǎn)、航空航天、醫(yī)療衛(wèi)生等部門得到越來越廣泛的應用，這些應用中對數(shù)字信號的傳輸速度提出了比較高的要求。傳統(tǒng)的基于ISA總線的信號傳輸效率低，嚴重制約著系統(tǒng)性能的提高。 PCI總線以其高性能、低成本、開放性、軟件兼容性等眾多優(yōu)點成為當今最流行的計算機局部總線。但是，由于PCI總線硬件接口復雜、不易于接入、協(xié)議規(guī)范比較繁瑣等缺點，常常需要專用的接口芯片作為橋接，為了解決這一系列問題，本文提出了一種基于FPGA的PCI總線接口橋接邏輯的實現(xiàn)方案，支持PCI突發(fā)訪問方式，突發(fā)長度為8至128個雙字長度，核心FPGA芯片采用ALTERA公司的CYCLONE FPGA系列的EP1C6Q240C8，容量為6000個邏輯宏單元，速度為-8，編譯后系統(tǒng)速度可以達到80MHz，取得了良好的效果。 基于FPGA的PCI總線接口橋接邏輯的核心是PCI接口模塊。在硬件方面，特別討論了PCI接口模塊、地址轉(zhuǎn)換模塊、數(shù)據(jù)緩沖模塊、外部接口模塊和SRAM DMA控制模塊等五個功能模塊的設(shè)計方案和硬件電路實現(xiàn)方法，著重分析了PCI接口模塊的數(shù)據(jù)傳輸方式，采用模塊化的方法設(shè)計了內(nèi)部控制邏輯，并進行了相關(guān)的時序仿真和邏輯驗證，硬件需要軟件的配合才能實現(xiàn)其功能，因此設(shè)備驅(qū)動程序的設(shè)計是一個重要部分，論文研究了Windows XP體系結(jié)構(gòu)下的WDM驅(qū)動模式的組成、開發(fā)設(shè)備驅(qū)動程序的工具以及開發(fā)系統(tǒng)實際硬件的設(shè)備驅(qū)動程序時的一些關(guān)鍵技術(shù)。 本文最后利用基于FPGA的PCI總線接口橋接邏輯中的關(guān)鍵技術(shù)，對PCI數(shù)據(jù)采集卡進行了整體方案的設(shè)計。該系統(tǒng)采用Altera公司的cyclone Ⅱ系列FPGA實現(xiàn)。
上傳時間： 2013-07-24
上傳用戶：ca05991270
基于FPGA的智能小車系統(tǒng)就是本地計算機通過接入Internet小車實現(xiàn)對遠端工作現(xiàn)場、危險工作地段等特殊環(huán)境進行監(jiān)視和控制的系統(tǒng)。智能小車是智能行走機器人的一種，這種智能小車可以適應不同環(huán)境，不受溫度、濕度、空間、磁場輻射、重力等條件的影響，可以在人類無法進入或生存的環(huán)境中完成人類無法完成的探測任務(wù)。適用于國防及民用多個領(lǐng)域。整個系統(tǒng)以遙控小車裝置為基礎(chǔ)，通過配置在上面的攝像頭實現(xiàn)圖像的采集及對行車道的檢測，通過配置的紅外測溫儀探測環(huán)境和目標的溫度，具有一定的智能性。其明顯的優(yōu)點是可以通過網(wǎng)絡(luò)遠程控制小車運行及采集現(xiàn)場的溫度、圖像等相關(guān)信息，完成人類在特定條件下無法完成的工作。對人類的科學研究、探索未知領(lǐng)域、遠程監(jiān)控等有著重要的意義。 論文在深入研究SOPC和嵌入式操作系統(tǒng)的基礎(chǔ)上，提出了基于FPGA的智能小車遠程監(jiān)控方案。采用FPGA來實現(xiàn)，可以充分利用現(xiàn)有的IP核，功能擴展容易，設(shè)計開發(fā)成本低，上市時間快，修改方便，甚至可以遠程重構(gòu)系統(tǒng)。與單片機相比，集成度高，可靠性好，調(diào)試和維護方便。 論文主要內(nèi)容包括以下幾個部分：在對智能小車功能分析的基礎(chǔ)上，設(shè)計了硬件系統(tǒng)，并在FPGA上構(gòu)建了基于Nios Ⅱ的嵌入式系統(tǒng)，配置了SPI、串行口和以太網(wǎng)接口模塊和驅(qū)動程序，以及各種存儲器。移植了μClinux操作系統(tǒng)，配置嵌入式Web服務(wù)器，編寫CGI程序，設(shè)計了動態(tài)網(wǎng)頁；并對行車道檢測系統(tǒng)進行了研究，在DSP Builder中構(gòu)建了該模塊，并在Matlab中進行了仿真。在研究數(shù)碼相機模塊和紅外測溫模塊的基礎(chǔ)上，編寫了圖像采集和溫度測量程序以及小車運動控制程序，并對系統(tǒng)進行了調(diào)試，初步達到通過Internet實現(xiàn)遠程監(jiān)控的目的。
上傳時間： 2013-05-24
上傳用戶：1047385479
隨著科學技術(shù)的發(fā)展與公共安全保障需求的提高，視頻監(jiān)控系統(tǒng)在工業(yè)生產(chǎn)、日常生活、警備與軍事方面的應用越來越廣泛。采用基于 FPGA 的SOPC技術(shù)、H．264壓縮編碼技術(shù)和網(wǎng)絡(luò)傳輸控制技術(shù)實現(xiàn)網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)，在穩(wěn)定性、功能、成本與擴展性等方面都有著突出的優(yōu)勢，具有重要的學術(shù)意義與實用意義， 本課題所設(shè)計的網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)由以Nios Ⅱ為核心的嵌入式圖像服務(wù)器、相關(guān)網(wǎng)絡(luò)設(shè)備與若干PC機客戶端組成。嵌入式圖像服務(wù)器實時采集圖像，采用H．264 編碼算法進行壓縮，并持續(xù)監(jiān)聽網(wǎng)絡(luò)。PC機客戶端可通過網(wǎng)絡(luò)對服務(wù)器進行遠程訪問，接收編碼數(shù)據(jù)，使用H．264解碼算法重建圖像并實時顯示，使監(jiān)控人員有效地掌握現(xiàn)場情況， 在嵌入式圖像服務(wù)器設(shè)計階段，本文首先進行了芯片選型與開發(fā)平臺選擇。然后構(gòu)建圖像采集子系統(tǒng)，采用雙緩存乒乓交換的方法設(shè)計圖像采集用戶自定義模塊。接著設(shè)計雙Nios Ⅱ架構(gòu)的SOPC系統(tǒng)，闡述了雙軟核設(shè)計中定制連接、內(nèi)存芯片共享、數(shù)據(jù)搬移、通信與互斥的解決方法。同時完成了網(wǎng)絡(luò)服務(wù)器的設(shè)計，采用μC/OS-Ⅱ進行多任務(wù)的管理與調(diào)度， H．264視頻壓縮編解碼算法設(shè)計與實現(xiàn)是本文的重點。文中首先分析H．264．標準，規(guī)劃編解碼器結(jié)構(gòu)。接著設(shè)計了16×16幀內(nèi)預測算法，并設(shè)計宏塊掃描方式，采用兩次判決策略進行預測模式選擇。然后設(shè)計4×4子塊掃描方式，編寫整數(shù)變換與量化算法程序。熵編碼采用Exp-Golomb編碼與CAVLC相結(jié)合的方案，針對除拖尾系數(shù)之外的非零系數(shù)值編碼子算法，實現(xiàn)了一種基于表示范圍判別的編碼方法。最后設(shè)計了網(wǎng)絡(luò)傳輸?shù)拇a流組成格式，并針對編碼算法設(shè)計相應解碼算法。使用VC++完成算法驗證，并進行測試，觀察不同參數(shù)下壓縮率與失真度的變化。 算法驗證完成后，本文進行了PC機客戶端設(shè)計，使其具有遠程訪問、H．264解碼與實時顯示的功能。同時將H．264 編碼算法程序移植到NiosⅡ中，并將嵌入式圖像服務(wù)器與若干客戶端接入網(wǎng)絡(luò)進行聯(lián)合調(diào)試，構(gòu)建完整的網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)， 實驗結(jié)果表明，本系統(tǒng)視頻壓縮率高，監(jiān)控圖像質(zhì)量良好，充分證明了系統(tǒng)軟硬件與圖像編解碼算法設(shè)計成功。本系統(tǒng)具有成本低、擴展性好及適用范圍廣等優(yōu)點，發(fā)展前景十分廣闊。
標簽： H264 FPGA 網(wǎng)絡(luò)視頻監(jiān)控
上傳時間： 2013-04-24
上傳用戶：wang0123456789
隨著集成電路技術(shù)的飛速發(fā)展，芯片的規(guī)模越來越大，集成度越來越高，工作頻率越來越快，但是芯片的設(shè)計能力卻面臨巨大的挑戰(zhàn)。而IP核的重用則是解決當今芯片設(shè)計所面臨問題的最有效的解決方法。 MDIO接口模塊為以太網(wǎng)接口芯片中MAC層對PHY器件的控制管理接口。隨著以太網(wǎng)技術(shù)的快速發(fā)展以及MAC應用越來越廣泛，MDIO接口模塊的應用也越來越多，因此將MDIO接口模塊設(shè)計成可重用的IP核對于以各種太網(wǎng)接口集成芯片的設(shè)計具有很重要的作用。 本文詳細描述了MDIO接口模塊IP核的設(shè)計，介紹了該IP核的系統(tǒng)結(jié)構(gòu)以及各個子模塊的詳細設(shè)計方法，對此IP核進行了仿真驗證，最后進行了FPGA測試，功能和性能達到了要求，最終通過了IP審核流程并且已成功應用于企業(yè)的以太網(wǎng)接口芯片中。
上傳時間： 2013-06-20
上傳用戶：lishuoshi1996
隨著數(shù)字視頻廣播的發(fā)展，觀眾將會面對越來越多綜合或?qū)ｉT頻道的選擇，欣賞到更高品質(zhì)，更多服務(wù)的節(jié)目。而廣播業(yè)者則要為這些節(jié)目的版權(quán)購買，制作而承受更高的成本，單純的廣告收入已經(jīng)不夠。要求對用戶收取一定的收視費用，而另一方面，調(diào)查也顯示用戶是愿意預付一定費用以獲得更好服務(wù)的。條件接受系統(tǒng)(Conditional Access system)就是為了商業(yè)目的而對某些廣播服務(wù)實施接入控制，決定一個數(shù)字接受設(shè)備能否將特定的廣播節(jié)目展現(xiàn)給最終用戶的系統(tǒng)。CA技術(shù)要求既能使用戶自由選擇收看節(jié)目又能保護廣播業(yè)者的利益，確算只有已支付了或即將支付費用的用戶才能收看到所選的電視節(jié)目。在數(shù)字電視領(lǐng)域中，CA系統(tǒng)無疑將成為發(fā)展新服務(wù)的必需條件。但是在不同的運營商可能會使用不同的CA系統(tǒng)，在不同的CA系統(tǒng)之間進行互操作所必需共同遵守的最基本條件是：通用的加擾算法。每個用戶接收設(shè)備中應集成相應的解擾模塊。在我國國家標準--數(shù)字電視條件接收系統(tǒng)GY/Z 175-2001的附錄H中有詳細的描述。 FPGA是英文Field Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。可以說，F(xiàn)PGA芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。 首先本文簡要介紹CA系統(tǒng)的目的和組成，F(xiàn)PGA的結(jié)構(gòu)和原理，優(yōu)勢。然后介紹了利用FPGA來實現(xiàn)CA系統(tǒng)主要組成部分即加擾的原理和步驟，分析算法，劃分邏輯結(jié)構(gòu)，軟件仿真，劃分硬件模塊，硬件性能分析，驗證平臺構(gòu)建，硬件實現(xiàn)等。 然后對以上各個部分做詳細的闡述。同時為了指導FPGA設(shè)計，給出了FPGA的結(jié)構(gòu)和原理與FPGA設(shè)計的基本原則、設(shè)計的基本技巧、設(shè)計的基本流程； 最后給出了該加擾系統(tǒng)的測試與驗證方法以及驗證和測試結(jié)果。
上傳時間： 2013-06-22
上傳用戶：chongchong2016
現(xiàn)代通信系統(tǒng)對帶寬和數(shù)據(jù)速率的要求越來越高，超寬帶(ultra-wideband，UWB)通信以其傳輸速率高、空間容量大、成本低、功耗低的優(yōu)點，成為解決企業(yè)、家庭、公共場所等高速因特網(wǎng)接入的需求與越來越擁擠的頻率資源分配之間的矛盾的技術(shù)手段。 論文主要圍繞兩方面展開分析：一是介紹用于UWB無載波脈沖調(diào)制及直接序列碼分多址調(diào)制(DS-CDMA)的新型脈沖，即Hermite正交脈沖，并且分析了這種構(gòu)建UWB多元通信和多用戶通信的系統(tǒng)性能。二是分析了UWB的多帶頻分復用物理層提案(MBOA)的調(diào)制技術(shù)，并在FPGA上實現(xiàn)了調(diào)制模塊。正交Hermite脈沖集被提出用于UWB的M元雙正交調(diào)制系統(tǒng)，獲得高數(shù)據(jù)速率。調(diào)整脈沖的脈寬因子和中心頻率能使脈沖滿足FCC的頻譜要求。M元雙正交調(diào)制的接收機需要M/2個相關(guān)器，遠比M元正交調(diào)制所需的相關(guān)器數(shù)量少。誤碼率一定時，維數(shù)M的增加可獲得高的比特率和低的信噪比。雖然高階的Hermite脈沖易受抖動時延的影響，但當抖動時延范圍小于0.02ns時，其影響較為不明顯。本文認為1～8階的Hermite脈沖皆可用，可構(gòu)成16元雙正交系統(tǒng)。 正交Hermite脈沖集也可以構(gòu)造UWB多用戶系統(tǒng)。各用戶的信息用不同的Hermite脈沖同時傳輸，其多用戶的誤比特率上限低于高斯單脈沖構(gòu)成的PPM多用戶系統(tǒng)的誤比特率，所以其系統(tǒng)性能更優(yōu)。正交Hermite脈沖還可以用于UWB的DS-CDMA調(diào)制，在8個脈沖可用的情況下，最多可容64個用戶同時通信。 基于MBOA提出的UWB物理層協(xié)議，本文用Verilog硬件語言實現(xiàn)了調(diào)制與解調(diào)結(jié)構(gòu)，并用Modelsim做了時序驗證。用Verilog編程實現(xiàn)的輸出數(shù)據(jù)與Matlab生成的UWB建模的輸出結(jié)果一致。為了達到UWBMB-OFDM系統(tǒng)的FFT處理器的要求，一個混和基多通道流水線的FFT算法結(jié)構(gòu)被提出。其有效的實現(xiàn)方法也被提出。這種結(jié)構(gòu)采用多通道以獲得高的數(shù)據(jù)吞吐量。此外，它用于存儲和復數(shù)乘法器的硬件損耗相比其他的FFT處理器是最少的。高基的FFT蝶算減少了復數(shù)乘法器的數(shù)量。在132MHz的工作頻率下，整個128點FFT變換在此結(jié)構(gòu)模式下只需要242.4ns,滿足了MBOA的要求。
上傳時間： 2013-07-29
上傳用戶：TI初學者
當前，在系統(tǒng)級互連設(shè)計中高速串行I/O技術(shù)迅速取代傳統(tǒng)的并行I/O技術(shù)正成為業(yè)界趨勢。人們已經(jīng)意識到串行I/O“潮流”是不可避免的，因為在高于1Gbps的速度下，并行I/O方案已經(jīng)達到了物理極限，不能再提供可靠和經(jīng)濟的信號同步方法。基于串行I/O的設(shè)計帶來許多傳統(tǒng)并行方法所無法提供的優(yōu)點，包括：更少的器件引腳、更低的電路板空間要求、減少印刷電路板（PCB）層數(shù)、PCB布局布線更容易、接頭更小、EMI更少，而且抵抗噪聲的能力也更好。高速串行I/O技術(shù)正被越來越廣泛地應用于各種系統(tǒng)設(shè)計中，包括PC、消費電子、海量存儲、服務(wù)器、通信網(wǎng)絡(luò)、工業(yè)計算和控制、測試設(shè)備等。迄今業(yè)界已經(jīng)發(fā)展出了多種串行系統(tǒng)接口標準，如PCI Express、串行RapidIO、InfiniBand、千兆以太網(wǎng)、10G以太網(wǎng)XAUI、串行ATA等等。 Aurora協(xié)議是為私有上層協(xié)議或標準上層協(xié)議提供透明接口的串行互連協(xié)議，它允許任何數(shù)據(jù)分組通過Aurora協(xié)議封裝并在芯片間、電路板間甚至機箱間傳輸。Aurora鏈路層協(xié)議在物理層采用千兆位串行技術(shù)，每物理通道的傳輸波特率可從622Mbps擴展到3.125Gbps。Aurora還可將1至16個物理通道綁定在一起形成一個虛擬鏈路。16個通道綁定而成的虛擬鏈路可提供50Gbps的傳輸波特率和最大40Gbps的全雙工數(shù)據(jù)傳輸速率。Aurora可優(yōu)化支持范圍廣泛的應用，如太位級路由器和交換機、遠程接入交換機、HDTV廣播系統(tǒng)、分布式服務(wù)器和存儲子系統(tǒng)等需要極高數(shù)據(jù)傳輸速率的應用。 傳統(tǒng)的標準背板如VME總線和CompactPCI總線都是采用并行總線方式。然而對帶寬需求的不斷增加使新興的高速串行總線背板正在逐漸取代傳統(tǒng)的并行總線背板。現(xiàn)在，高速串行背板速率普遍從622Mbps到3.125Gbps，甚至超過10Gbps。AdvancedTCA（先進電信計算架構(gòu)）正是在這種背景下作為新一代的標準背板平臺被提出并得到快速的發(fā)展。它由PCI工業(yè)計算機制造商協(xié)會（PICMG）開發(fā)，其主要目的是定義一種開放的通信和計算架構(gòu)，使它們能被方便而迅速地集成，滿足高性能系統(tǒng)業(yè)務(wù)的要求。ATCA作為標準串行總線結(jié)構(gòu)，支持高速互聯(lián)、不同背板拓撲、高信號密度、標準機械與電氣特性、足夠步線長度等特性，滿足當前和未來高系統(tǒng)帶寬的要求。 采用FPGA設(shè)計高速串行接口將為設(shè)計帶來巨大的靈活性和可擴展能力。Xilinx Virtex-IIPro系列FPGA芯片內(nèi)置了最多24個RocketIO收發(fā)器，提供從622Mbps到3.125Gbps的數(shù)據(jù)速率并支持所有新興的高速串行I/O接口標準。結(jié)合其強大的邏輯處理能力、豐富的IP核心支持和內(nèi)置PowerPC處理器，為企業(yè)從并行連接向串行連接的過渡提供了一個理想的連接平臺。 本文論述了采用Xilinx Virtex-IIPro FPGA設(shè)計傳輸速率為2.5Gbps的高速串行背板接口，該背板接口完全符合PICMG3.0規(guī)范。本文對串行高速通道技術(shù)的發(fā)展背景、現(xiàn)狀及應用進行了簡要的介紹和分析，詳細分析了所涉及到的主要技術(shù)包括線路編解碼、控制字符、逗點檢測、擾碼、時鐘校正、通道綁定、預加重等。同時對AdvancedTCA規(guī)范以及Aurora鏈路層協(xié)議進行了分析， 并在此基礎(chǔ)上給出了FPGA的設(shè)計方法。最后介紹了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT設(shè)計工具，可在標準ATCA機框內(nèi)完成單通道速率為2.5Gbps的全網(wǎng)格互聯(lián)。
上傳時間： 2013-05-29
上傳用戶：frank1234
ARM嵌入式技術(shù)在工業(yè)和生活中正得到越來越廣泛的應用，為了適應技術(shù)的發(fā)展和社會的需求，滿足為社會培養(yǎng)創(chuàng)新型人才的需要，高校通信類和電子類專業(yè)開設(shè)ARM嵌入式技術(shù)相關(guān)課程及其實驗課程將成為趨勢。在課程中設(shè)置合理實驗，可以有效提高學生的動手能力和培養(yǎng)創(chuàng)新性思維，幫助學生更快、更好地掌握理論和應用技術(shù)。 論文設(shè)計的ARM嵌入式教學實驗系統(tǒng)包括一塊適合普通高校嵌入式技術(shù)實驗課程教學的實驗開發(fā)板及其配套的實驗。該實驗系統(tǒng)針對一般高校所開設(shè)的ARM嵌入式技術(shù)相關(guān)課程的要求而設(shè)計，配套實驗符合教學大綱及實驗課時的要求。 論文設(shè)計的實驗開發(fā)板主要組成模塊有：最小系統(tǒng)，包括控制器模塊、電源模塊、復位模塊、Flash ROM模塊、SDRAM模塊、JTAG接口等；擴展接口，包括LED、鍵盤、RS232串口、I2C接口、液晶模塊、以太網(wǎng)模塊等。實驗開發(fā)板采用S3C4510B網(wǎng)絡(luò)控制芯片用作控制和信號處理，使用網(wǎng)絡(luò)接口芯片DM9161和隔離變壓器H1102完成網(wǎng)絡(luò)接入，使用AM29LV160和HY57V641620HG構(gòu)建16位存儲單元，使用AT24C01和PCF8583來構(gòu)建I2C接口，使用MAX232完成TTL電平轉(zhuǎn)換以擴展RS232串口，并擴展鍵盤和LCD實現(xiàn)人機交互。實驗開發(fā)板的硬件設(shè)計充分考慮了一般高校實驗室的條件和需求，能夠較好地將成本控制在150元左右，有利于在有限的條件下為每個學生盡可能的創(chuàng)造動手制作PCB的實驗條件。實驗板的接口設(shè)計能夠讓學生較為方便地開展實驗，并考慮了實驗板擴展和二次開發(fā)的需要。 論文設(shè)計的實驗系統(tǒng)配套實驗主要有基礎(chǔ)實驗、擴展實驗和設(shè)計實驗。基礎(chǔ)實驗主要幫助學生熟悉嵌入式系統(tǒng)的片內(nèi)資源和特殊功能寄存器的配置方法，對整個嵌入式系統(tǒng)的架構(gòu)有一定的理解，能編程完成一些簡單的控制功能；擴展實驗主要幫助學生建立嵌入式系統(tǒng)開發(fā)和設(shè)計的基本理念，能夠設(shè)計和實現(xiàn)常見的外設(shè)驅(qū)動程序，能夠進行操作系統(tǒng)的配置和移植，能夠自行對實驗板進行一定程度的擴展；設(shè)計實驗能夠幫助學生提高嵌入式系統(tǒng)的設(shè)計開發(fā)能力，使學生能根據(jù)需要設(shè)計出實現(xiàn)一定功能的擴展模塊，從而使實驗板擴展成實現(xiàn)具體功能的工業(yè)產(chǎn)品。基礎(chǔ)實驗包括ADS集成環(huán)境實驗、鍵盤實驗（GPIO輸入）、LED實驗（GPIO輸出）、定時器實驗、外部中斷實驗、UART串口通信實驗、I2C接口實驗、液晶顯示實驗；擴展實驗包括建立交叉編譯環(huán)境實驗、操作系統(tǒng)編譯實驗、操作系統(tǒng)移植實驗、以太網(wǎng)通信實驗、TFTP實驗、WEB訪問實驗；設(shè)計實驗包括TCP/IP協(xié)議棧實驗、Web服務(wù)器實驗。學生通過完成基礎(chǔ)實驗、擴展實驗和設(shè)計實驗來達到教學大綱的要求，并可以在此基礎(chǔ)上進行更深入的創(chuàng)新性開發(fā)實驗，可以滿足一般高校嵌入式技術(shù)實驗課程教學的需要。 論文介紹了嵌入式交叉編譯環(huán)境的建立以及實驗開發(fā)板設(shè)計完成后進行的調(diào)試。實驗開發(fā)板移植的嵌入式操作系統(tǒng)為uClinux，采用的Bootloader為U-boot。論文還簡單介紹了實驗系統(tǒng)的擴展方案和二次開發(fā)方案，并對嵌入式新技術(shù)的發(fā)展做了粗淺的探討。 論文所做的工作以科學發(fā)展觀為指導，是對普通高校ARM嵌入式技術(shù)實驗課程設(shè)計的一次有益探索。
標簽： ARM 嵌入式 教學實驗系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：jjq719719
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
