亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

以太網(wǎng)數(shù)(shù)據(jù)(jù)采集

  • 嵌入式視頻監(jiān)控系統(tǒng)的FPGA圖像處理子系統(tǒng)設(shè)計(jì).rar

    隨著圖像處理技術(shù)的不斷發(fā)展,圖像處理技術(shù)在國民經(jīng)濟(jì)和社會生活的各個(gè)方面都得到了廣泛的運(yùn)用。與此同時(shí),人們對圖像處理的要求也越來越高。傳統(tǒng)的數(shù)字圖像處理器件主要有專用集成芯片(Application Specific Integrated Circuit)和數(shù)字信號處理器(Digital Signal Process)。進(jìn)入20世紀(jì)以來,伴隨著半導(dǎo)體技術(shù)的發(fā)展,現(xiàn)場可編程門陣列FPGA以其應(yīng)用靈活、集成度高、功能強(qiáng)大、設(shè)計(jì)周期短、開發(fā)成本低的特點(diǎn),越來越多地被應(yīng)用在圖像處理領(lǐng)域。大量實(shí)踐證明,F(xiàn)PGA的并行處理能力與流水線作業(yè)能顯著地提高圖像處理的速度,因此基于FPGA的圖像處理系統(tǒng)有著廣闊的發(fā)展前景。 本文研究的是一個(gè)在嵌入式視頻監(jiān)控系統(tǒng)下的圖像預(yù)處理子系統(tǒng)。首先實(shí)現(xiàn)了一個(gè)通用可重復(fù)配置的圖像處理算法研究硬件平臺,完成圖像的采集、接收、處理、存儲、輸出等功能。由于FPGA本身具有完全的可重復(fù)配置性,所以該架構(gòu)的硬件平臺可以很方便的升級和重復(fù)配置。其次在該平臺上,本文使用Verilog HDL硬件語言在FPGA芯片上實(shí)現(xiàn)了多種圖像預(yù)處理算法。在實(shí)現(xiàn)過程中,為了充分發(fā)揮FPGA在并行處理方面的強(qiáng)大功能,本文對算法做了一定的改進(jìn),使其盡量能使用并行處理的方式來完成。實(shí)驗(yàn)結(jié)果表明,本圖像預(yù)處理系統(tǒng)能在毫秒級高速地完成多種圖像算法,完全能夠滿足視頻監(jiān)控系統(tǒng)50幀/秒的輸出要求。 最后根據(jù)視頻監(jiān)控系統(tǒng)在實(shí)際運(yùn)用中出現(xiàn)的噪聲類型多樣化的情況,我們設(shè)計(jì)了一種基于反饋理論的圖像處理效果控制模塊。該模塊能通過對處理后圖像峰值信噪比(PSNR)的分析,控制FPGA對下一幅圖像的噪聲采用更有針對性的圖像處理方法。

    標(biāo)簽: FPGA 嵌入式視頻 圖像處理

    上傳時(shí)間: 2013-05-20

    上傳用戶:gundamwzc

  • 基于FPGA的電壓電流溫度監(jiān)測系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn).rar

    對一些信號的監(jiān)測尤其是對電壓、電流、溫度等模擬量的監(jiān)測有著很廣泛的應(yīng)用,通過監(jiān)測到的數(shù)據(jù),可以對系統(tǒng)相關(guān)設(shè)置進(jìn)行及時(shí)調(diào)整,為人們的生產(chǎn)生活帶來便利與保證。 系統(tǒng)采用Actel公司先進(jìn)的模數(shù)混合FPGA以及Actel公司的SOPC設(shè)計(jì)解決方案,單芯片實(shí)現(xiàn)以CortexMI處理器為核心的片上監(jiān)測系統(tǒng)。它可以完成對電壓、電流、溫度等模擬量的監(jiān)測,系統(tǒng)模擬模塊將采集到的數(shù)據(jù)ADC后送給處理器Cortex-MI進(jìn)行處理,通過串行口,以太網(wǎng)口和OLED,實(shí)現(xiàn)與PC主機(jī)交互,板上實(shí)時(shí)顯示以及遠(yuǎn)程主機(jī)檢測功能。借助于Actel的先進(jìn)的新型fusion模數(shù)混合FPGA器件,單芯片實(shí)現(xiàn)可直接對外部模擬信號進(jìn)行處理的數(shù)模混合系統(tǒng),簡化了設(shè)計(jì);對電壓,電流,溫度等模擬量的測控在日常生活中有很重要的意義,該系統(tǒng)在智能家電,電源監(jiān)控以及微控制器等領(lǐng)域有廣泛的應(yīng)用前景。 本文研究的主要內(nèi)容包括: 1.對現(xiàn)有嵌入式設(shè)計(jì)方法進(jìn)行比較,確定系統(tǒng)設(shè)計(jì)目標(biāo)并選擇SOPC方案設(shè)計(jì)系統(tǒng); 2.系統(tǒng)硬件平臺設(shè)計(jì); 3.系統(tǒng)軟件設(shè)計(jì)。

    標(biāo)簽: FPGA 電壓電流 溫度監(jiān)測

    上傳時(shí)間: 2013-06-14

    上傳用戶:tuilp1a

  • 基于FPGA的視頻采集與顯示系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).rar

    隨著微電子技術(shù)的高速發(fā)展,實(shí)時(shí)圖像處理在多媒體、圖像通信等領(lǐng)域有著越來越廣泛的應(yīng)用。FPGA就是硬件處理實(shí)時(shí)圖像數(shù)據(jù)的理想選擇,基于FPGA的圖像處理專用系統(tǒng)的研究將成為信息產(chǎn)業(yè)的新熱點(diǎn)。 @@ 本文詳細(xì)介紹了一種基于FPGA開發(fā)板的實(shí)時(shí)圖像采集與顯示系統(tǒng),該系統(tǒng)由前端視頻采集單元、圖像存儲單元、圖像顯示單元三部分組成。它的主要功能有:對攝像頭送來的視頻數(shù)據(jù)進(jìn)行采集,并采用PHILIPS公司的專用視頻解碼芯片SAA7113將模擬視頻轉(zhuǎn)化成數(shù)字視頻;將采集進(jìn)來的數(shù)據(jù)存儲到FPGA開發(fā)板內(nèi)嵌的SDRAM中;采用PHILIPS公司的專用視頻編碼芯片SAA7121將數(shù)字視頻信號轉(zhuǎn)換為模擬信號送顯示器輸出。 @@ 系統(tǒng)在Quartus II 5.0、Model Sim6.0軟件平臺下開發(fā)并在硬件上得到實(shí)現(xiàn),達(dá)到預(yù)期效果。FPGA實(shí)現(xiàn)圖像采集顯示是一種有效,簡便、經(jīng)濟(jì)的方法,因此該課題具有廣闊的應(yīng)用前景和市場價(jià)值。 @@關(guān)鍵詞:FPGA,I2C總線,視頻采集,SDRAM,視頻顯示

    標(biāo)簽: FPGA 視頻采集 顯示系統(tǒng)

    上傳時(shí)間: 2013-06-06

    上傳用戶:rhl123

  • 基于FPGA的分布式采集系統(tǒng)時(shí)鐘同步控制技術(shù)研究與實(shí)現(xiàn).rar

    隨著電子技術(shù)的快速發(fā)展,各種電子設(shè)備對時(shí)間精度的要求日益提升。在衛(wèi)星發(fā)射、導(dǎo)航、導(dǎo)彈控制、潛艇定位、各種觀測、通信等方面,時(shí)鐘同步技術(shù)都發(fā)揮著極其重要的作用,得到了廣泛的推廣。對于分布式采集系統(tǒng)來說,中心主站需要對來自于不同采集設(shè)備的采集數(shù)據(jù)進(jìn)行匯總和分析,得到各個(gè)采集點(diǎn)對同一事件的采集時(shí)間差異,通過對該時(shí)間差異的分析,最終做出對事件的準(zhǔn)確判斷。如果分布式采集系統(tǒng)中的各個(gè)采集設(shè)備不具有統(tǒng)一的時(shí)鐘基準(zhǔn),那么得到的各個(gè)采集時(shí)間差異就不能反映出實(shí)際情況,中心主站也無法準(zhǔn)確地對事件進(jìn)行分析和判斷,甚至得出錯(cuò)誤的結(jié)論。因此,時(shí)鐘同步是分布式采集系統(tǒng)正常運(yùn)作的必要前提。 目前國內(nèi)外時(shí)鐘同步領(lǐng)域常用的技術(shù)有GPS授時(shí)技術(shù),鎖相環(huán)技術(shù)和IRIG-B 碼等。GPS授時(shí)技術(shù)雖然精度高,抗干擾性強(qiáng),但是由于需要專用的GPS接收機(jī),若單純使用GPS 授時(shí)技術(shù)做時(shí)鐘同步,就需要在每個(gè)采集點(diǎn)安裝接收機(jī),成本較高。鎖相環(huán)是一種讓輸出信號在頻率和相位上與輸入?yún)⒖夹盘柾降募夹g(shù),輸出信號的時(shí)鐘準(zhǔn)確度和穩(wěn)定性直接依賴于輸入?yún)⒖夹盘枴RIG-B 碼是一種信息量大,適合傳輸?shù)臅r(shí)間碼,但是由于其時(shí)間精度低,不適合應(yīng)用于高精度時(shí)鐘同步的系統(tǒng)。基于上述分析,本文結(jié)合這三種常用技術(shù),提出了一種基于FPGA的分布式采集系統(tǒng)時(shí)鐘同步控制技術(shù)。該技術(shù)既保留了GPS 授時(shí)的高精確度和高穩(wěn)定性,又具備IRIG-B時(shí)間碼易傳輸和低成本的特性,為分布式采集系統(tǒng)中的時(shí)鐘同步提供了一種新的解決方案。 本文中的設(shè)計(jì)采用了Ublox公司的精確授時(shí)GPS芯片LEA-5T,通過對GPS芯片串行時(shí)間信息解碼,獲得準(zhǔn)確的UTC時(shí)間,并實(shí)現(xiàn)了分布式采集系統(tǒng)中各個(gè)采集設(shè)備的精確時(shí)間打碼。為了能夠使整個(gè)分布式采集系統(tǒng)具有統(tǒng)一的高精度數(shù)據(jù)采集時(shí)鐘,本論文采用了數(shù)模混合的鎖相環(huán)技術(shù),將GPS 接收芯片輸出的高精度秒信號作為參考基準(zhǔn),生成了與秒信號高精度同步的100MHZ 高頻時(shí)鐘。本文在FPGA 中完成了IRIG-B 碼的編碼部分,將B 碼的準(zhǔn)時(shí)標(biāo)志與GPS 秒信號同步,提高了IRIG-B 碼的時(shí)間精度。在分布式采集系統(tǒng)中,IRIG-B時(shí)間碼能直接通過串口或光纖將各個(gè)采集點(diǎn)時(shí)間與UTC時(shí)間統(tǒng)一,節(jié)約了各點(diǎn)布設(shè)GPS 接收機(jī)的高昂成本。最后,通過PC104總線對時(shí)鐘同步控制卡進(jìn)行了數(shù)據(jù)讀取和測試,通過實(shí)驗(yàn)結(jié)果的分析,提出了改進(jìn)方案。實(shí)驗(yàn)表明,改進(jìn)后的時(shí)鐘同步控制方案具有很高的時(shí)鐘同步精度,對時(shí)鐘同步技術(shù)有著重大的推進(jìn)意義!

    標(biāo)簽: FPGA 分布式 采集

    上傳時(shí)間: 2013-08-05

    上傳用戶:lz4v4

  • USB20設(shè)備控制器IP核的設(shè)計(jì)與FPGA驗(yàn)證.rar

    隨著計(jì)算機(jī)及其外圍設(shè)備的發(fā)展,傳統(tǒng)的并行接口和串行接口在靈活性和接口擴(kuò)展等方面存在的缺陷愈來愈不可回避,并逐漸成為計(jì)算機(jī)通信的瓶頸。在這種情況下,通用串行總線(Universal Serial Bus,USB)誕生了。USB由于具有傳輸速率高、價(jià)格便宜、使用方便、靈活性高、支持熱插拔、接口標(biāo)準(zhǔn)化和易于擴(kuò)展等優(yōu)點(diǎn),目前已經(jīng)成為計(jì)算機(jī)外設(shè)接口的主流技術(shù),在計(jì)算機(jī)外圍設(shè)備和消費(fèi)類電子領(lǐng)域正獲得越來越多的應(yīng)用。 @@ 本文基于USB2.0協(xié)議規(guī)范,設(shè)計(jì)了一款支持高速和全速傳輸?shù)腢SB2.0設(shè)備控制器IP核。文中著重介紹了這款設(shè)備控制器IP核的設(shè)計(jì)和FPGA驗(yàn)證工作,詳細(xì)研究并分析了USB2.0規(guī)范,根據(jù)規(guī)范提出了一種USB2.0設(shè)備控制器整體構(gòu)架方案,描述了各個(gè)功能子模塊硬件電路的功能及實(shí)現(xiàn)。從可重用的角度出發(fā),對設(shè)備控制器模塊進(jìn)行優(yōu)化設(shè)計(jì),增加多個(gè)靈活的配置選項(xiàng),根據(jù)不同的應(yīng)用對硬件進(jìn)行配置,使其在滿足要求的情況下去除冗余電路,以減少占用面積和功耗,從而使其靈活地應(yīng)用于各種USB系統(tǒng)。本文還研究了IP核的驗(yàn)證方法,并對所設(shè)計(jì)的USB2.0設(shè)備控制器建立了功能完備的ModelSim仿真驗(yàn)證環(huán)境,搭建了FPGA硬件驗(yàn)證平臺,設(shè)計(jì)了具有AHB接口的設(shè)備控制器和帶有8051的設(shè)備控制器,并分別在FPGA平臺上進(jìn)行了功能驗(yàn)證。 @@ 本文所設(shè)計(jì)的USB2.0設(shè)備控制器IP核可配置性高,使用者可以自由配置所需端點(diǎn)的個(gè)數(shù)以及每個(gè)端點(diǎn)類型等,可以集成于多種USB系統(tǒng)中,適于各類USB設(shè)備的開發(fā)。本課題所取得的成果為USB2.0設(shè)備類的研究和開發(fā)積累了經(jīng)驗(yàn),并為后來實(shí)驗(yàn)室某項(xiàng)目測試芯片的USB數(shù)據(jù)采集提供了參考方案,也為未來USB3.0接口IP核的開發(fā)和應(yīng)用奠定了基礎(chǔ)。 @@關(guān)鍵詞USB2.0控制器;IP核;FPGA;驗(yàn)證

    標(biāo)簽: FPGA USB 20

    上傳時(shí)間: 2013-06-30

    上傳用戶:nanfeicui

  • 基于FPGA的3D頭盔顯示設(shè)備研究.rar

    圖像顯示器是人類接受外部信息的重要手段之一。而立體顯示則能再現(xiàn)場景的三維信息,提供場景更為全面、詳實(shí)的信息,在醫(yī)學(xué)、軍事、娛樂具有廣泛的應(yīng)用前景。而現(xiàn)有的3D立體顯示設(shè)備價(jià)格都比較貴,基于此,本人研究了基于SDRAM存儲器和FPGA處理器的3D頭盔顯示設(shè)備并且設(shè)計(jì)出硬件和軟件系統(tǒng)。該系統(tǒng)圖像效果好,并且價(jià)格成本便宜,從而具有更大的實(shí)用性。本文完成的主要工作有三點(diǎn): 1.設(shè)計(jì)了基于FPGA處理器和SDRAM存儲器的3D頭盔顯示器。該方案有別于現(xiàn)有的基于MCU、DSP和其它處理芯片的方案。本方案能通過線性插值算法把1024×768的分辨率變成800×600的分辨率,并能實(shí)現(xiàn)120HZ圖像刷新率,采用SDRAM作為高速存儲器,并且采用乒乓操作,有別于其它的開關(guān)左右眼視頻實(shí)現(xiàn)立體圖像。在本方案中每時(shí)每刻都是左右眼視頻同時(shí)輸出,使得使用者感覺不到視頻圖像有任何閃爍,減輕眼睛疲勞。本方案還實(shí)現(xiàn)了圖像對比對度調(diào)節(jié),液晶前照光調(diào)節(jié)(調(diào)節(jié)輸出脈沖的占空比),立體圖像源自動識別,還有人性化的操作界面(OSD)功能。 2.完成了該系統(tǒng)的硬件平臺設(shè)計(jì)和軟件設(shè)計(jì)。從便攜性角度考慮,盡量減小PCB板面積,給出了它們詳細(xì)的硬件設(shè)計(jì)電路圖。完成了FPGA系統(tǒng)的設(shè)計(jì),包括系統(tǒng)整體分析,各個(gè)模塊的實(shí)現(xiàn)原理和具體實(shí)現(xiàn)的方法。完成了單片機(jī)對AD9883的配置設(shè)計(jì)。 3.完成了本方案的各項(xiàng)測試和調(diào)試工作,主要包括:數(shù)據(jù)采集部分測試、數(shù)據(jù)存儲部分測試、FPGA器件工作狀態(tài)測試、以電腦顯示器作為顯示器的聯(lián)機(jī)調(diào)試和以HX7015A作為顯示器的聯(lián)機(jī)調(diào)試,并且最終調(diào)試通過,各項(xiàng)功能都滿足預(yù)期設(shè)計(jì)的要求。實(shí)驗(yàn)和分析結(jié)果論證了系統(tǒng)設(shè)計(jì)的合理性和使用價(jià)值。 本文的研究與實(shí)現(xiàn)工作通過實(shí)驗(yàn)和分析得到了驗(yàn)證。結(jié)果表明,本文提出的由FPGA和SDRAM組成的3D頭盔顯示系統(tǒng)完全可以實(shí)現(xiàn)高質(zhì)量的立體視覺效果,從而可以將該廉價(jià)的3D頭盔顯示系統(tǒng)用于我國現(xiàn)代化建設(shè)中所需要的領(lǐng)域。

    標(biāo)簽: FPGA 顯示設(shè)備

    上傳時(shí)間: 2013-07-16

    上傳用戶:xiaoxiang

  • 基于AT91RM9200和FPGA技術(shù)的變電站測控裝置.rar

    自20世紀(jì)90年代以來,隨著計(jì)算機(jī)技術(shù)、超大規(guī)模集成電路技術(shù)和通信及網(wǎng)絡(luò)技術(shù)的發(fā)展,微機(jī)保護(hù)和測控裝置的性能得到大幅提升,以此為基礎(chǔ)的變電站自動化系統(tǒng)在我國的電力系統(tǒng)中得到長足的發(fā)展和廣泛的應(yīng)用。 @@ 為增加產(chǎn)品的市場競爭力,電力系統(tǒng)二次設(shè)備生產(chǎn)廠商緊跟市場需求,將各種具有高性價(jià)比的新型處理器芯片和外圍芯片大量應(yīng)用到變電站自動化系統(tǒng)的保護(hù)、測控裝置上,如32位CPU、數(shù)字信號處理芯片DSP、高速高精度A/D轉(zhuǎn)換芯片、大容量Flash存儲芯片、可編程邏輯器件CPLD、FPGA等。這些功能強(qiáng)大的器件的應(yīng)用使保護(hù)測控裝置在外形上趨于小型化集成化,而在功能上則較以前有顯著提升。同時(shí),各種成熟的商用嵌入式實(shí)時(shí)操作系統(tǒng)的采用使處理器的性能得到充分發(fā)揮,裝置通信、數(shù)據(jù)存儲及處理能力更強(qiáng),性能大幅提高,程序移植升級更加方便快捷。 @@ 本論文以現(xiàn)階段國內(nèi)外變電站自動化系統(tǒng)測控技術(shù)為參考,根據(jù)變電站自動化系統(tǒng)的發(fā)展趨勢和要求,研究一種基于ARM和FPGA技術(shù)并采用嵌入式實(shí)時(shí)操作系統(tǒng)的高性能測控裝置,并給出硬軟件設(shè)計(jì)。 @@ 裝置硬件采用模塊化設(shè)計(jì),按照測控裝置基本功能設(shè)計(jì)插件板。分為主CPU插件、交流采樣插件、遙信采集插件、遙控出口插件、直流采樣及輸出插件。除主CPU插件,其他插件的數(shù)量可以根據(jù)需要任意增減,滿足不同用戶的需求。 @@ 裝置主CPU采用目前先進(jìn)的基于ARM技術(shù)的微處理器AT91RM9200,通過數(shù)據(jù)、地址總線和其他插件板連接,構(gòu)成裝置的整個(gè)系統(tǒng)。交流采樣插件采用FPGA技術(shù),利用ALTERA公司的FPGA芯片EP1K10實(shí)現(xiàn)交流采樣的控制,降低了CPU的負(fù)擔(dān)。 @@ 軟件采用Vxworks嵌入式實(shí)時(shí)操作系統(tǒng),增加了系統(tǒng)的性能。以任務(wù)來管理不同的軟件功能模塊,利于裝置軟件的并行開發(fā)和維護(hù)。 @@關(guān)鍵詞:測控裝置;嵌入式實(shí)時(shí)操作系統(tǒng);ARM;現(xiàn)場可編程門陣列

    標(biāo)簽: 9200 FPGA AT

    上傳時(shí)間: 2013-04-24

    上傳用戶:JESS

  • 基于FPGA的ICT在線測試儀硬件設(shè)計(jì).rar

    焊有元件的印制電路板在線測試是印制電路板生產(chǎn)過程中的一個(gè)重要環(huán)節(jié),關(guān)系著整個(gè)電子產(chǎn)品的質(zhì)量。本文在深入研究國內(nèi)外印制電路板自動測試技術(shù)的基礎(chǔ)上,結(jié)合當(dāng)前先進(jìn)的電子技術(shù),設(shè)計(jì)出一套高性能,低價(jià)位,小體積,便于攜帶和操作的印制電路板在線測試儀。 本文設(shè)計(jì)的在線測試儀系統(tǒng)包括控制器電路、信號發(fā)生電路、信號采集電路、元件測試電路、USB通信電路和開關(guān)矩陣電路等,其中控制器電路是以FPGA可編程控制芯片為核心,負(fù)責(zé)控制下位機(jī)其它所有電路的正常工作,并實(shí)現(xiàn)與上位機(jī)間的通信。 針對模擬元件的測試,本文首先探討了對印制電路板上模擬元件測試時(shí)的隔離原理,繼而詳細(xì)闡述了電阻、電容(電感)、二極管、三極管、運(yùn)算放大器等的測試方法,并分別設(shè)計(jì)了硬件測試電路。因?yàn)闇y試時(shí)需向被測元件施加測試激勵(lì)信號,本文設(shè)計(jì)并完成了一信號發(fā)生電路,可輸出幅值可調(diào)的直流恒壓源信號和直流恒流源信號、幅值和頻率都可調(diào)的交流信號。 針對數(shù)字器件的測試,本文將數(shù)字器件分為兩種,一種為具有邊界掃描功能單元的器件,另一類為非邊界掃描器件,并分別對兩種類型的數(shù)字器件的測試原理和方法進(jìn)行了詳細(xì)的描述,在文中給出了相關(guān)的硬件測試電路圖。 本設(shè)計(jì)中,所有測試激勵(lì)信號經(jīng)測試電路后輸出的測試結(jié)果都是直流電壓信號,所以本文設(shè)計(jì)了一通用信號采集電路來完成對測試結(jié)果的取樣。本文還設(shè)計(jì)了開關(guān)矩陣電路,用于將被測印制電路板上的元件接入到測試電路中。對通信電路的設(shè)計(jì),本文采用USB通信方式與上位機(jī)進(jìn)行有效的數(shù)據(jù)交換,并通過USB接口芯片完成了硬件電路的設(shè)計(jì)。 在軟件方面,本文采用NiosⅡ C語言完成所有軟件設(shè)計(jì),以協(xié)助硬件部分來完成對印制電路板的測試工作。 本文已完成各部分電路試驗(yàn)及系統(tǒng)聯(lián)調(diào),試驗(yàn)證明設(shè)計(jì)達(dá)到了項(xiàng)目預(yù)定要求。

    標(biāo)簽: FPGA ICT 在線測試儀

    上傳時(shí)間: 2013-08-02

    上傳用戶:fywz

  • 基于FPGA的通用實(shí)時(shí)信號處理系統(tǒng)的硬件設(shè)計(jì)與實(shí)現(xiàn).rar

    近年來,以FPGA為代表的數(shù)字系統(tǒng)現(xiàn)場集成技術(shù)取得了快速的發(fā)展,F(xiàn)PGA不但解決了信號處理系統(tǒng)小型化、低功耗、高可靠性等問題,而且基于大規(guī)模FPGA單片系統(tǒng)的片上可編程系統(tǒng)(SOPC)的靈活設(shè)計(jì)方式使其越來越多的取代ASIC的市場。傳統(tǒng)的通用信號處理系統(tǒng)使用DSP作為處理核心,系統(tǒng)的可重構(gòu)型不強(qiáng),F(xiàn)PGA解決了這一問題,并且現(xiàn)有的FPGA中,多數(shù)已集成DSP模塊,結(jié)合FPGA較強(qiáng)的信號并行處理特性使其與DSP信號處理能力差距很小。因此,F(xiàn)PGA作為處理核心的通用信號處理系統(tǒng)具有很強(qiáng)的可實(shí)施性。 @@ 基于上述要求,作者設(shè)計(jì)和完成了一個(gè)基于多FPGA的通用實(shí)時(shí)信號處理系統(tǒng)。該系統(tǒng)采用4片XC3SD1800A作為處理核心,使用DDR2 SDRAM高速存儲實(shí)時(shí)數(shù)據(jù)。作者通過全面的分析,設(shè)計(jì)了核心板、底板和應(yīng)用板分離系統(tǒng)架構(gòu)。該平臺能夠根據(jù)實(shí)際需求進(jìn)行靈活的搭配,核心板之間的數(shù)據(jù)傳輸采用了LVDS(低電壓差分信號)技術(shù),從而使得數(shù)據(jù)能夠穩(wěn)定的以非常高的速率進(jìn)行傳輸。 @@ 本系統(tǒng)屬于高速數(shù)字電路的設(shè)計(jì)范疇,因此必須重視信號完整性的設(shè)計(jì)與分析問題,作者根據(jù)高速電路的設(shè)計(jì)慣例和軟件輔助設(shè)計(jì)的方法,在分析和論證了阻抗控制、PCB堆疊、PCB布局布線等約束的基礎(chǔ)上,順利地完成了PCB繪制與調(diào)試工作。 @@ 作為系統(tǒng)設(shè)計(jì)的重要環(huán)節(jié),作者還在文中研究了在系統(tǒng)設(shè)計(jì)過程中出現(xiàn)的電源完整性問題,并給出了解決辦法。 @@ LVDS高速數(shù)據(jù)通道接口和DDR2存儲器接口設(shè)計(jì)決定本系統(tǒng)的使用性能,本文基于所選的FPGA芯片進(jìn)行了詳細(xì)的闡述和驗(yàn)證。并結(jié)合系統(tǒng)的核心板和底板,完成了應(yīng)用板,視頻圖像采集、USB、音頻、LCD和LED矩陣模塊顯示等接口的設(shè)計(jì)工作,對其中的部分接口進(jìn)行了邏輯驗(yàn)證。 @@ 經(jīng)過測試,該通用的信號處理平臺具有實(shí)時(shí)性好、通用性強(qiáng)、可擴(kuò)展和可重構(gòu)等特點(diǎn),能夠滿足當(dāng)前一些信號處理系統(tǒng)對高速、實(shí)時(shí)處理的要求,可以廣泛應(yīng)用于實(shí)時(shí)信號處理領(lǐng)域。通過本平臺的研究和開發(fā)工作,為進(jìn)一步研究和設(shè)計(jì)通用、實(shí)時(shí)信號處理系統(tǒng)打下了堅(jiān)實(shí)的基礎(chǔ)。 @@關(guān)鍵詞:通用實(shí)時(shí)信號處理;FPGA;信號完整性;DDR2;LVDS

    標(biāo)簽: FPGA 實(shí)時(shí)信號 處理系統(tǒng)

    上傳時(shí)間: 2013-05-27

    上傳用戶:qiaoyue

  • 基于FPGA的多平臺虛擬儀器研究設(shè)計(jì).rar

    虛擬儀器技術(shù)是以傳感器、信號測量與處理、微型計(jì)算機(jī)等技術(shù)為基礎(chǔ)而形成的一門綜合應(yīng)用技術(shù)。目前虛擬儀器大部分是基于PC機(jī),利用PCI等總線技術(shù)傳輸數(shù)據(jù),數(shù)據(jù)卡插拔不便,便攜性差。隨著嵌入式技術(shù)的飛速發(fā)展,嵌入式系統(tǒng)平臺已經(jīng)應(yīng)用到各個(gè)領(lǐng)域,而市場上的嵌入式虛擬儀器系統(tǒng)還相當(dāng)少,各種研究工作才剛剛起步,各種高性能的虛擬儀器和處理系統(tǒng)在現(xiàn)代工業(yè)控制和科學(xué)研究中已成為必不可少的部分。因此在我國開發(fā)具有較高性能、接口靈活、功能多樣化、低成本的虛擬儀器裝置勢在必行。 針對目前虛擬儀器系統(tǒng)發(fā)展趨勢和特點(diǎn),采用FPGA技術(shù),進(jìn)行一種支持多種平臺的高速虛擬儀器系統(tǒng)的設(shè)計(jì)與研究,并針對高速虛擬儀器系統(tǒng)中的一些技術(shù)難點(diǎn)提出解決方案。首先進(jìn)行了系統(tǒng)的總體設(shè)計(jì),確定了采用FPGA作為系統(tǒng)的控制核心,并選取了Labview作為PC平臺應(yīng)用程序開發(fā)工具,利用USB2.0接口來進(jìn)行數(shù)據(jù)傳輸;同時(shí)選取嵌入式處理器S3C2410以及WinCE作為嵌入式系統(tǒng)硬軟件平臺。隨后進(jìn)行了各個(gè)具體模塊的設(shè)計(jì),在硬件方面,分別設(shè)計(jì)了前端處理電路,ADC電路以及USB接口電路。在軟件方面,進(jìn)行了FPGA控制程序的設(shè)計(jì)工作,實(shí)現(xiàn)了對各個(gè)模塊和接口電路的控制功能。在上層應(yīng)用程序的設(shè)計(jì)方面,設(shè)計(jì)了Labview應(yīng)用程序,實(shí)現(xiàn)了波形顯示和頻譜分析等儀器功能,人機(jī)界面良好。在嵌入式平臺上面,進(jìn)行了WinCE下GPIO驅(qū)動程序設(shè)計(jì),并在上層應(yīng)用程序中調(diào)用驅(qū)動來進(jìn)行數(shù)據(jù)的讀取。為了解決高速ADC與數(shù)據(jù)緩存器的速度不匹配的問題,提出利用多體交叉式存儲器結(jié)構(gòu)的設(shè)計(jì)方案,并在FPGA內(nèi)對控制程序進(jìn)行了設(shè)計(jì),對其時(shí)序進(jìn)行了仿真。 最后對系統(tǒng)進(jìn)行了聯(lián)合調(diào)試工作,利用上層軟件對輸入波形進(jìn)行采集。根據(jù)調(diào)試結(jié)果看,該系統(tǒng)對輸入信號進(jìn)行了較好的采樣和存儲,還原了波形,達(dá)到了預(yù)期效果。課題研究并且對設(shè)計(jì)出一種支持多平臺的新型虛擬儀器系統(tǒng),具有性能好、使用靈活,節(jié)省成本等特點(diǎn),具有較高的研究價(jià)值和現(xiàn)實(shí)意義。

    標(biāo)簽: FPGA 虛擬儀器

    上傳時(shí)間: 2013-04-24

    上傳用戶:shwjl

主站蜘蛛池模板: 育儿| 沿河| 沧州市| 临江市| 溧阳市| 凌海市| 色达县| 武定县| 吴桥县| 凤城市| 巢湖市| 吉木萨尔县| 扬州市| 苗栗县| 商南县| 砚山县| 晋中市| 古蔺县| 陕西省| 永春县| 长阳| 广东省| 杭锦旗| 乌拉特前旗| 海城市| 赞皇县| 长治县| 太原市| 彩票| 富顺县| 昭通市| 梁山县| 哈巴河县| 呼伦贝尔市| 响水县| 大英县| 岐山县| 襄城县| 宣威市| 成都市| 高邮市|