軟件無線電是二十世紀九十年代提出的一種實現無線通信的體系結構,被認為是繼模擬通信、數字通信之后的第三代無線電通信技術。它的中心思想是:構造一個開放性、標準化、模塊化的通用硬件平臺,并使寬帶模數和數模轉換器盡可能靠近天線,從而將各種功能,如工作頻段、調制解調類型、數據格式、加密模式、通信協議等用軟件來完成。 本論文首先介紹了軟件無線電的基本原理和三種結構形式,綜述了軟件無線電的幾項關鍵技術及其最新研究進展。其中調制解調模塊是軟件無線電系統中的重要部分,集中體現了軟件無線電最顯著的優點——靈活性。目前這一部分的技術實現手段多種多樣。隨著近幾年來芯片制造工藝的飛速發展,可編程器件FPGA以其高速的處理性能、高容量和靈活的可重構能力,成為實現軟件無線電技術的重要手段。 本論文調制解調系統的設計,選擇有代表性的16QAM和QPSK兩種方式作為研究對象,采用SystemView軟件作為系統級開發工具進行集成化設計。在實現系統仿真和FPGA整體規劃后,著重分析用VHDL實現其中關鍵模塊以及利用嵌入FPGA的CPU核控制調制解調方式轉換的方法。同時,在設計中成功地調用了Xilinx公司的IP核,實現了設計復用。由于FPGA內部邏輯可以根據需要進行重構,因而硬件的調試和升級變得很容易,而內嵌CPU使信號處理過程可以用軟件進行控制,充分體現了軟件無線電的靈活性。 通過本論文的研究,初步驗證了在FPGA內實現數字調制解調過程及控制的技術可行性和應用的靈活性,并對將來的擴展問題進行了研究和討論,為實現完整的軟件無線電系統奠定了基礎。
上傳時間: 2013-06-10
上傳用戶:xhz1993
生物發酵作為現代生物技術工業的重要組成部分,已被廣泛用于食品、制藥等各個領域,并顯示出良好的發展前景和巨大的市場潛力。但由于生物發酵過程是一種復雜的生化反應過程,控制變量眾多且相互關聯度較大,采用傳統控制方法難以實現有效控制。 因此,本文根據生物發酵的流程特點和當今國內市場的切實需要,在總結國內外相關研究的基礎上,針對非線性、時變、大滯后的發酵過程,將智能控制技術融入到了生物發酵控制系統中,主要對發酵過程中的溫度、PH值的控制算法進行研究,分別設計了仿人智能模糊PID控制和仿人智能模糊控制,模擬仿真和實驗分析表明,控制效果優于傳統算法。 基于32位ARM架構的嵌入式微處理器以其高性能、低功耗、低成本的優勢,得到了很好的推廣,同時國內微電子與嵌入式技術得到了迅速發展。鑒于此背景,本系統現場控制的下位機的硬件平臺采用基于S3C2410的處理器,軟件設計中采用了嵌入式Linux系統。同時采用了集散控制技術,實現一臺上位機可以同時與多臺下位機的數據通訊和遠程監控,且下位機可以脫離上位計算機單獨對各種參數進行控制。 本文的工作重點主要包括:主要參數測量與控制、發酵過程系統的總體設計、嵌入式系統的設計。本發酵控制系統對發酵過程進行實時監測、優化操作,不僅能避免人工操作的不確定因素,提高自動化水平,而且能夠對發酵過程中主要參數進行有效控制,具有重要的現實意義。
上傳時間: 2013-04-24
上傳用戶:1142895891
本課題為研究大功率永磁無刷直流電機及其驅動系統而設計了一臺50kW 多相永磁無刷直流電機,該電機的設計最大限度地模擬了某大功率多相永磁無刷直流電機的基本結構,驅動系統也基本采用了某大功率永磁無刷直流電機的主電路結構。全文內容如下: 本文介紹了一種以晶閘管為主要功率元件的大功率永磁無刷直流電機驅動系統。本文通過對電機各運行的狀態的分類分析,總結了這種驅動系統的觸發邏輯控制規律,優化了邏輯控制程序,為永磁無刷直流電機驅動系統的仿真和實際系統的開發提供了依據。 本文通過對驅動系統換流過程的詳細分析,總結了有關參數如電機電感、換相電容等對電機換流過程的影響程度、趨勢和規律。給出了驅動系統主要參數選取的依據和選擇方法,并通過樣機進行了實驗驗證,為大功率永磁無刷直流電機驅動系統的主電路設計提供理論支持。為準確預測大功率永磁無刷直流電機驅動系統的運行性能,建立了永磁無刷直流電機的電路模型和S函數模型,并闡述了其在Matlab/Simulink 平臺下的建模原理和實現方法。 本文提出的兩種電機模型,相互補充,準確預知了永磁無刷電機驅動系統的運行特性,大大加速驅動系統研制過程。其中,電路模型具有仿真效率高,便于研究驅動系統主電路參數對系統性能的影響,從而對主電路參數進行優化;S 函數模型便于對電機內部細節進行分析,為揭示電機內部變量的變化規律提供了有力的手段。
上傳時間: 2013-07-04
上傳用戶:mikesering
SystemView的庫資源十分豐富,包括含若干圖標的基本庫(Main Library)及專業庫(Optional Library),基本庫中包括多種信號源、接收器、加法器、乘法器,各種函數運算器等;專業庫有通訊(Communication)、邏輯(Logic)、數字信號處理(DSP)、射頻/模擬(RF/Analog)等;它們特別適合于現代通信系統的設計、仿真和方案論證,尤其適合于無線電話、無繩電話、尋呼機、調制解調器、衛星通訊等通信系統;并可進行各種系統時域和頻域分析、譜分析,及對各種邏輯電路、射頻/模擬電路(混合器、放大器、RLC電路、運放電路等)進行理論分析和失真分析。 System View能自動執行系統連接檢查,給出連接錯誤信息或尚懸空的待連接端信息,通知用戶連接出錯并通過顯示指出出錯的圖標。這個特點對用戶系統的診斷是十分有效的。 System View的另一重要特點是它可以從各種不同角度、以不同方式,按要求設計多種濾波器,并可自動完成濾波器各指標—如幅頻特性(伯特圖)、傳遞函數、根軌跡圖等之間的轉換。 在系統設計和仿真分析方面,System View還提供了一個真實而靈活的窗口用以檢查、分析系統波形。在窗口內,可以通過鼠標方便地控制內部數據的圖形放大、縮小、滾動等。另外,分析窗中還帶有一個功能強大的“接收計算器”,可以完成對仿真運行結果的各種運算、譜分析、濾波。 System View還具有與外部文件的接口,可直接獲得并處理輸入/輸出數據。提供了與編程語言VC++或仿真工具Matlab的接口,可以很方便的調用其函數。還具備與硬件設計的接口:與Xilinx公司的軟件Core Generator配套,可以將System View系統中的部分器件生成下載FPGA芯片所需的數據文件;另外,System View還有與DSP芯片設計的接口,可以將其DSP庫中的部分器件生成DSP芯片編程的C語言源代碼。
標簽: SYSTEMVIEW 教材
上傳時間: 2013-04-24
上傳用戶:doudouzdz
直流電動機由于具有良好的調速特性,寬廣的調速范圍,在某些要求調速的地方,特別是對調速性能指標要求較高的場合,如軋鋼機、龍門刨床、高精度機床、電動汽車等中,得到了廣泛地應用。國外這類調速系統的價格高,而國內的同類產品性能指標不夠穩定,因此設計一個性能價格比較高的直流調速系統,對工業生產具有重要的現實意義。 本文采用ARM S3C2410為控制芯片,以模糊PID為智能控制方法,設計了基于實時嵌入式操作系統μC/OS-Ⅱ的直流電機調速系統。首先對模糊控制及嵌入式系統作了簡單介紹,構建了模糊PID控制的直流電機調速系統模型,并在MATLAB環境下,對設計模型進行了仿真,在仿真的基礎上設計了控制系統硬、軟件,主要包括MOSFET驅動、光電隔離、鍵盤顯示、轉速測量、H橋可逆控制部分等,并將嵌入式操作系統μC/OS-Ⅱ移植到該系統中,實現了對直流電機的良好調速性能。 控制系統硬件實現模塊化設計,線路簡單,可靠性高。軟件設計采用可讀性強的C語言,自底層向上層的原則設計,程序邏輯性強、易于修改維護。以ARM為核心的控制系統,結構簡單,抗干擾能力強,性價比高。仿真和試驗表明:基于模糊PID智能控制的直流電機調速方法是可行的,有很好的應用前景。
上傳時間: 2013-04-24
上傳用戶:yqq309
以太網是局域網中應用最廣泛的聯網技術,其速率已經從最初的10Mbit/s發展到現在的10Gbit/s,而且其應用領域也已經從最初的局域網延伸到城域網、廣域網.介質訪問控制(MAC)子層是以太網的核心,以太網的操作是基于MAC協議的.該文的主要內容是以太網MAC的FPGA設計,設計的MAC符合IEEE802.3規范,可以通過MII或RMII連到物理層,并且提供流量控制、統計信息收集、內部寄存器配置等功能.該論文的設計輸入是采用VHDL語言來完成的,通過在EDA工具下的仿真和綜合,驗證了設計的正確性和實用性.
上傳時間: 2013-04-24
上傳用戶:stampede
本文以Turbo碼譯碼器的FPGA實現為目標,對Turbo碼的迭代譯碼算法及用硬件語言實現其譯碼算法進行了深入研究。 本文首先在理論上對Turbo碼的編譯碼原理進行了深入的研究,并用C語言對其MAP譯碼算法進行了驗證仿真,接著就Turbo碼MAP算法的衍生算法即LOG_MAP和MAX_LOG_MAP算法用C程序做了仿真和測試。隨后本文就一些對MAP譯碼性能起著重要影響的參數也用C程序做了仿真對比。 最后,考慮到硬件實現的簡化,MAX-Log-MAP算法成為了本文的硬件實現方案。本文采用了模塊化設計,在對各個模塊進行設計的基礎上提出了一些改進的方案,對Turbo碼編碼器設計中的同步問題進行了改進,對分塊并行Turbo碼譯碼算法的硬件實現進行了研究。在設計中綜合運用了“自頂向下”和“自下而上”的設計方去,通過功能模塊分割,合理設置系統參數,并通過模塊之間的參數傳遞,使Turbo碼編譯碼器具有較好的靈活性。
上傳時間: 2013-04-24
上傳用戶:wengtianzhu
JPEG2000是新一代圖像壓縮標準,JPEG2000與傳統JPEG最大的不同,在于它放棄了JPEG所采用的以離散余弦變換(Discrete Cosine Transform)為主的區塊編碼方式,而采用以小波轉換(Wavelet Transform)為主的多解析編碼方式.離散小波變換算法是現代譜分析工具,在圖像處理與圖像分析領域正得到越來越廣泛的應用.由于JPEG2000標準具有復雜的算法,全部用軟件來實現將會占用很大的處理器時間開銷和內存開銷,尤其對于實時圖像傳輸和處理系統,因而用硬件電路來實現JPEG2000標準的部分或全部,就具有重要的意義,本課題的目的就是用硬件電路來實現JPEG2000標準中的離散小波變換部分,論文研究的主要工作就是設計了一個符合JPEG2000標準的、高性能的多級二維離散小波變換的硬件電路.論文研究的內容主要分為兩部分,第一部分首先分析了JPEG2000標準和離散小波變換的原理,重點研究了離散小波變換的快速算法,包括第一代小波變換所采用的卷積算法和第二代小波變換所采用的提升算法,然后具體分析了離散小波變換在JPEG2000中的具體實現.論文第二部分對兩種離散小波變換快速算法的硬件實現進行了比較,并選擇卷積濾波算法作為硬件實現的對象,并采用Daubechies9/7小波基.然后具體設計了離散小波變換的各個模塊,所有的模塊都是有硬件描述語言(Verilog HDL)來實現,經過仿真和邏輯綜合,在一塊自行設計的FPGA開發板上進行了驗證.仿真和驗證的結果表明了該小波變換的硬件電路符合JPEG2000標準,具有較高的速度和信噪比.
上傳時間: 2013-04-24
上傳用戶:h886166
近年來,隨著微電子技術的高速發展,數字圖像壓縮編碼技術的逐漸成熟,實時圖象處理在多媒體、HDTV、圖像通信等領域有著越來越廣泛的應用,圖像壓縮/解壓的IC芯片也已成為多媒體技術的核心,實現這些算法芯片的研究成為信息產業的新熱點.該文基于FPGA設計了JPEG圖像壓縮編解碼芯片,通過改進算法優化結構,在合理地利用硬件資源的條件下,有效地挖掘出算法內在的并行性.在JPEG編碼器設計中,改進了JEONG的DCT變換算法,采用流水線優化算法解決時間并行性問題,提高了DCT/IDCT模塊的運算速度;設計了基于查找表結構的定點乘法器,便于在設計中共享乘法單元,以適應流水線設計的要求;依據Huffman編碼表的規律性,采用并行查找表結構,用較少的存儲單元完成Huffman編解碼的運算,同時也提高了編解碼速度.在JPEG解碼器設計中,根據Huffman碼字本身的特點和JPEG標準,設計了一種Huffman碼字分組結構,基于該結構提出分組Huffman查找表及地址編碼的設計方法,進而完成了新的快速Huffman解碼算法及其模塊設計.整個設計及其各個模塊都在ALTERA公司的EDA工具QUARTUSII平臺上進行了邏輯綜合及功能和時序仿真.綜合和仿真結果表明,基于FPGA的JPEG圖像編解碼芯片消耗很少的FPGA硬件資源,達到了較高的工作頻率,在速度和資源利用率方面均達到了較優的狀態,可滿足實時JPEG圖像編解碼的要求.在邏輯設計的基礎上,該設計可以進一步作硬件仿真和實驗,將源代碼燒錄進FPGA芯片,作為獨立器件或有自主知識產權的JPEG IP模塊,應用于可視電話、手機和會議電視等低成本JPEG編解碼系統的實現.
上傳時間: 2013-05-31
上傳用戶:yuying4000
隨著電信數據傳輸對速率和帶寬的要求變得越來越迫切,原有建成的網絡是基于話音傳輸業務的網絡,已不能適應當前的需求.而建設新的寬帶網絡需要相當大的投資且建設工期長,無法滿足特定客戶對高速數據傳輸的近期需求.反向復用技術是把一個單一的高速數據流在發送端拆散并放在兩個或者多個低速數據鏈路上進行傳輸,在接收端再還原為高速數據流.該文提出一種基于FPGA的多路E1反向復用傳輸芯片的設計方案,使用四個E1構成高速數據的透明傳輸通道,支持E1線路間最大相對延遲64ms,通過鏈路容量調整機制,可以動態添加或刪除某條E1鏈路,實現靈活、高效的利用現有網絡實現視頻、數據等高速數據的傳輸,能夠節省帶寬資源,降低成本,滿足客戶的需求.系統分為發送和接收兩部分.發送電路實現四路E1的成幀操作,數據拆分采用線路循環與幀間插相結合的方法,A路插滿一幀(30時隙)后,轉入B路E1間插數據,依此類推,循環間插所有的數據.接收電路進行HDB3解碼,幀同步定位(子幀同步和復幀同步),線路延遲判斷,FIFO和SDRAM實現多路數據的對齊,最后按照約定的高速數據流的幀格式輸出數據.整個數字電路采用Verilog硬件描述語言設計,通過前仿真和后仿真的驗證.以30萬門的FPGA器件作為硬件實現,經過綜合和布線,特別是寫約束和增量布線手動調整電路的布局,降低關鍵路徑延時,最終滿足設計要求.
上傳時間: 2013-07-16
上傳用戶:asdkin