自適應信號處理的理論和技術已經成為人們常用濾波和去噪技術。文中講述了自適應濾波的原理以及LMS算法和RLS算法兩種基本自適應算法的原理及步驟。并用MATLAB分別對兩種算法進行了自適應濾波仿真和實現。
上傳時間: 2013-11-26
上傳用戶:1051290259
為了提高數字集成電路芯片的驅動能力,采用優化比例因子的等比緩沖器鏈方法,通過Hspice軟件仿真和版圖設計測試,提出了一種基于CSMC 2P2M 0.6 μm CMOS工藝的輸出緩沖電路設計方案。本文完成了系統的電原理圖設計和版圖設計,整體電路采用Hspice和CSMC 2P2M 的0.6 μm CMOS工藝的工藝庫(06mixddct02v24)仿真,基于CSMC 2P2M 0.6 μm CMOS工藝完成版圖設計,并在一款多功能數字芯片上使用,版圖面積為1 mm×1 mm,并參與MPW(多項目晶圓)計劃流片,流片測試結果表明,在輸出負載很大時,本設計能提供足夠的驅動電流,同時延遲時間短、并占用版圖面積小。
上傳時間: 2013-10-09
上傳用戶:小鵬
EDA (Electronic Design Automation)即“電子設計自動化”,是指以計算機為工作平臺,以EDA軟件為開發環境,以硬件描述語言為設計語言,以可編程器件PLD為實驗載體(包括CPLD、FPGA、EPLD等),以集成電路芯片為目標器件的電子產品自動化設計過程。“工欲善其事,必先利其器”,因此,EDA工具在電子系統設計中所占的份量越來越高。下面就介紹一些目前較為流行的EDA工具軟件。 PLD 及IC設計開發領域的EDA工具,一般至少要包含仿真器(Simulator)、綜合器(Synthesizer)和配置器(Place and Routing, P&R)等幾個特殊的軟件包中的一個或多個,因此這一領域的EDA工具就不包括Protel、PSpice、Ewb等原理圖和PCB板設計及電路仿真軟件。目前流行的EDA工具軟件有兩種分類方法:一種是按公司類別進行分類,另一種是按功能進行劃分。 若按公司類別分,大體可分兩類:一類是EDA 專業軟件公司,業內最著名的三家公司是Cadence、Synopsys和Mentor Graphics;另一類是PLD器件廠商為了銷售其產品而開發的EDA工具,較著名的公司有Altera、Xilinx、lattice等。前者獨立于半導體器件廠商,具有良好的標準化和兼容性,適合于學術研究單位使用,但系統復雜、難于掌握且價格昂貴;后者能針對自己器件的工藝特點作出優化設計,提高資源利用率,降低功耗,改善性能,比較適合產品開發單位使用。 若按功能分,大體可以分為以下三類。 (1) 集成的PLD/FPGA開發環境 由半導體公司提供,基本上可以完成從設計輸入(原理圖或HDL)→仿真→綜合→布線→下載到器件等囊括所有PLD開發流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ,Xilinx公司的ISE,Lattice公司的 ispDesignExpert等。其優勢是功能全集成化,可以加快動態調試,縮短開發周期;缺點是在綜合和仿真環節與專業的軟件相比,都不是非常優秀的。 (2) 綜合類 這類軟件的功能是對設計輸入進行邏輯分析、綜合和優化,將硬件描述語句(通常是系統級的行為描述語句)翻譯成最基本的與或非門的連接關系(網表),導出給PLD/FPGA廠家的軟件進行布局和布線。為了優化結果,在進行較復雜的設計時,基本上都使用這些專業的邏輯綜合軟件,而不采用廠家提供的集成PLD/FPGA開發工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真類 這類軟件的功能是對設計進行模擬仿真,包括布局布線(P&R)前的“功能仿真”(也叫“前仿真”)和P&R后的包含了門延時、線延時等的“時序仿真”(也叫“后仿真”)。復雜一些的設計,一般需要使用這些專業的仿真軟件。因為同樣的設計輸入,專業軟件的仿真速度比集成環境的速度快得多。此類軟件最著名的要算Model Technology公司的Modelsim,Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。 以上介紹了一些具代表性的EDA 工具軟件。它們在性能上各有所長,有的綜合優化能力突出,有的仿真模擬功能強,好在多數工具能相互兼容,具有互操作性。比如Altera公司的 QuartusII集成開發工具,就支持多種第三方的EDA軟件,用戶可以在QuartusII軟件中通過設置直接調用Modelsim和 Synplify進行仿真和綜合。 如果設計的硬件系統不是很大,對綜合和仿真的要求不是很高,那么可以在一個集成的開發環境中完成整個設計流程。如果要進行復雜系統的設計,則常規的方法是多種EDA工具協調工作,集各家之所長來完成設計流程。
上傳時間: 2013-11-19
上傳用戶:wxqman
對高速PCB中的微帶線在多種不同情況下進行了有損傳輸的串擾仿真和分析, 通過有、無端接時改變線間距、線長和線寬等參數的仿真波形中近端串擾和遠端串擾波形的直觀變化和對比, 研究了高速PCB設計中串擾的產生和有效抑制, 相關結論對在高速PCB中合理利用微帶線進行信號傳輸提供了一定的依據.
上傳時間: 2013-10-26
上傳用戶:dragonhaixm
隨著系統設計復雜性和集成度的大規模提高,電子系統設計師們正在從事100MHZ以上的電路設計,總線的工作頻率也已經達到或者超過50MHZ,有一大部分甚至超過100MHZ。目前約80% 的設計的時鐘頻率超過50MHz,將近50% 以上的設計主頻超過120MHz,有20%甚至超過500M。當系統工作在50MHz時,將產生傳輸線效應和信號的完整性問題;而當系統時鐘達到120MHz時,除非使用高速電路設計知識,否則基于傳統方法設計的PCB將無法工作。因此,高速電路信號質量仿真已經成為電子系統設計師必須采取的設計手段。只有通過高速電路仿真和先進的物理設計軟件,才能實現設計過程的可控性。傳輸線效應基于上述定義的傳輸線模型,歸納起來,傳輸線會對整個電路設計帶來以下效應。 · 反射信號Reflected signals · 延時和時序錯誤Delay & Timing errors · 過沖(上沖/下沖)Overshoot/Undershoot · 串擾Induced Noise (or crosstalk) · 電磁輻射EMI radiation
上傳時間: 2013-11-16
上傳用戶:lx9076
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD,不管是否鑽孔、電鍍。5. BOTTOM PAD:在銲錫面上所設計之零件腳PAD,不管是否鑽孔、電鍍。6. POSITIVE LAYER:單、雙層板之各層線路;多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER:通常指多層板之電源層。8. INNER PAD:多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD:多層板之NEGATIVE LAYER 上所使用之絕緣範圍,不與零件腳相接。10. THERMAL PAD:多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD,一般稱為散熱孔或導通孔。11. PAD (銲墊):除了SMD PAD 外,其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點),其原則如下:1. 一般測試點大小均為30-35mil,元件分布較密時,測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil,一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上,避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間: 2013-10-22
上傳用戶:pei5
LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術語解釋(TERMS)......... 2 2. Test Point : ATE 測試點供工廠ICT 測試治具使用............ 2 3. 基準點 (光學點) -for SMD:........... 4 4. 標記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項 (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設計............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU
上傳時間: 2013-12-20
上傳用戶:康郎
利用四分之三波長折疊微帶線與四分之一波長微帶線級聯,并在輸入端口引入四分之一波長短路線,設計出一種新型的超寬帶功率分配器。采用奇偶模的方法進行理論分析,導出設計參數方程,并通過HFSS進行仿真優化。仿真和測量結果表明, 輸入回波損耗從3 GHz~10.9 GHz均大于10 dB。插入損耗從2.6 GHz~9.5 GHz均小于1 dB,從9.5 GHz~10.8 GHz均小于1.3 dB。輸出端口的回波損耗和隔離度從3 GHz~12.7 GHz均大于10 dB。高頻的帶外抑制在14.2 GHz時達到20 dB。
上傳時間: 2013-11-08
上傳用戶:1966649934
計一種基于Howland電流源電路的精密壓控電流源,論述了該精密壓控電流源的原理。該電路以V/I轉換電路作為核心,Howland電流源做為誤差補償電路,進一步提高了電流源的精度,使絕對誤差仿真值達到nA級,實際電路測量值絕對誤差達到?滋A級,得到高精度的壓控電流源。仿真和實驗測試均證明該方案是可行的。
上傳時間: 2014-12-24
上傳用戶:sklzzy
介紹了由兩個DC/DC開關電源模塊并聯構成的供電系統電路結構和工作原理。該系統采用ARM芯片STM32為主控芯片產生驅動功率開關器件MOSFET的PWM脈沖[1],對供電系統的輸出電壓和各個模塊的輸出電流均實現了全數字閉環PI控制。系統輸出電壓穩定,能實現兩個模塊電流的比例分配,同時具有輸出負載短路及延時恢復功能。仿真和實驗結果驗證了控制技術的正確性和可行性。
上傳時間: 2013-11-20
上傳用戶:小碼農lz