陷波器是無限沖擊響應(IIR)數字濾波器，該濾波器可以用以下常系數線性差分方程表示：ΣΣ==−−−=MiNiiiinybinxany01)()()( (1)式中： x(n)和y(n)分別為輸人和輸出信號序列；和為濾波器系數。 iaib對式(1)兩邊進行z變換，得到數字濾波器的傳遞函數為： ΠΠΣΣ===−=−−−==NiiMiiNiiiMiiipzzzzbzazH1100)()()( (2)式中：和分別為傳遞函數的零點和極點。 izip由傳遞函數的零點和極點可以大致繪出頻率響應圖。在零點處，頻率響應出現極小值；在極點處，頻率響應出現極大值。因此可以根據所需頻率響應配置零點和極點，然后反向設計帶陷數字濾波器。考慮一種特殊情況，若零點在第1象限單位圓上，極點在單位圓內靠近零點的徑向上。為了防止濾波器系數出現復數，必須在z平面第4象限對稱位置配置相應的共軛零點、共軛極點。 izip∗iz∗ip這樣零點、極點配置的濾波器稱為單一頻率陷波器，在頻率ωo處出現凹陷。而把極點設置在零的的徑向上距圓點的距離為l-μ處，陷波器的傳遞函數為： ))1()()1(())(()(2121zzzzzzzzzHμμ−−−−−−= (3)式(3)中μ越小，極點越靠近單位圓，則頻率響應曲線凹陷越深，凹陷的寬度也越窄。當需要消除窄帶干擾而不能對其他頻率有衰減時，陷波器是一種去除窄帶干擾的理想數字濾波器。當要對幾個頻率同時進行帶陷濾波時，可以按(2)式把幾個單獨頻率的帶陷濾波器(3)式串接在一起。一個例子：設有一個輸入，它
上傳時間： 2013-10-18
上傳用戶：uuuuuuu
文中提出了一種基于FPGA的八通道超聲探傷系統設計方案。該系統利用低功耗可變增益運放和八通道ADC構成高集成度的前端放大和數據采集模塊；采用FPGA和ARM作為數字信號處理的核心和人機交互的通道。為了滿足探傷系統實時、高速的要求，我們采用了硬件報警，缺陷回波峰值包絡存儲等關鍵技術。此外，該系統在小型化和數字化方面有顯著提高，為便攜式多通道超聲檢測系統設計奠定基礎
上傳時間： 2013-11-07
上傳用戶：xaijhqx
白皮書：采用低成本FPGA實現高效的低功耗PCIe接口 了解一個基于DDR3存儲器控制器的真實PCI Express® （PCIe®） Gen1x4參考設計演示高效的Cyclone V FPGA怎樣降低系統總成本，同時實現性能和功耗目標。點擊馬上下載！
上傳時間： 2013-11-16
上傳用戶：huangld
為滿足對彈載雷達回波信號、圖像及遙測數據的高速、高容量、遠距離、低功耗、高可靠性等特點的要求。地面測試臺采用LVDS接口，運用FPGA對雷達獲取信號數據進行處理與存儲，通過USB接口將數據上傳到計算機實現數據分析與實驗。實驗結果表明，該方案的傳輸速率600 MBps，很好的滿足了對雷達獲取信號的數據發送和接收的速度要求。
上傳時間： 2013-10-17
上傳用戶：1184599859
在激光測距系統中，微弱回波信號的檢測處理一直是一個難題。本文主要討論了激光測距接收系統的實現方法，這種測距方法既適用于短距離的測量又適用于長距離的測量。首先介紹了脈沖式激光測距的原理，在此原理的基礎上，結合FPGA的高速信號處理能力，設計了高精度激光測距接收系統，并設計了回波信號接收與計數電路模塊。
上傳時間： 2013-10-19
上傳用戶：dxxx
本文主要介紹Cyclone V FPGA的一個很明顯的特性，也可以說是一個很大的優勢，即：采用低功耗28nm FPGA減少總系統成本
上傳時間： 2013-10-26
上傳用戶：huxiao341000
根據在線心電信號自動分析系統的實時性要求，提出了一種基于現場可編程門陣列的QRS波檢測解決方案和硬件結構。該方案采用離散小波變換（DWT）算法結合閾值檢測算法進行特征點提取，克服了傳統算法受噪聲、基漂、雜波等影響的缺點，邏輯簡單，適合硬件實現。
上傳時間： 2014-12-28
上傳用戶：13788529953
設計了一種由直接數字頻率合成(DDS)、倍頻鏈構成的三次變頻直接頻率合成方案，實現了低相噪捷變頻高分辨率毫米波雷達頻率合成器設計。利用直接頻率合成器的倍頻輸出取代傳統三次變頻毫米波頻率源的鎖相環(PLL),同時提供線性調頻(LFM)信號，優化DDS和變頻方案的頻率配置關系。利用FPGA電路進行高速控制，較好地解決了毫米波頻率合成器各技術指標之間的矛盾。實測結果表明，采用該方案的毫米波頻率合成器在本振跳頻帶寬為160 MHz時，線性調頻頻率分辨率可達0.931 Hz，最大頻率轉換時間小于2 ?滋s，最大雜散低于-60 dBc，相位噪聲優于-90 dBc/Hz。
上傳時間： 2014-01-06
上傳用戶：brain kung
傳統波分與OTN介紹
上傳時間： 2013-10-17
上傳用戶：我累個乖乖
通過分析流水線結構和單周期結構的片上網絡路由器，提出了一種低延時片上網絡路由器的設計，并在SMIC 0.13um Mixed-signal/RF 1.2V/3.3V工藝進行流片驗證。芯片測試結果表明，該路由器可以在300 MHz時鐘頻率下工作，并且在相同負載下，與其他結構的路由器相比較，其能夠在較低延時下完成數據包傳送功能。
上傳時間： 2014-12-28
上傳用戶：bakdesec
