日韩欧美国产1,欧美gv在线,欧美freesex8一10精品

信息科學(xué)與技術(shù)

實時電話計費系統是企業、事業單位信息管理的一個重要組成部分

實時電話計費系統是企業、事業單位信息管理的一個重要組成部分。介紹了一種用FPGA 器件實現電話計費系統的方法, 并給出了設計框圖和詳細設計過程, 設計采用Verilog_HDL 硬件語言。

標簽： 電話單位信息管理分

上傳時間： 2013-08-18

上傳用戶：manking0408
5分鐘學會使用CPLD

5分鐘學會使用CPLD,經典資料，有想學習CPLD的朋友有福了

標簽： CPLD 分

上傳時間： 2013-08-22

上傳用戶：xmsmh
附件中資料時模擬時鐘方面的信息

附件中資料時模擬時鐘方面的信息，可用單片機仿真軟件仿真。

標簽： 附件模擬時鐘方面

上傳時間： 2013-08-26

上傳用戶：marten
FPGA開發的技術資料包括原理圖和其它信息

FPGA開發的技術資料包括原理圖和其它信息

標簽： FPGA 技術資料原理圖

上傳時間： 2013-09-01

上傳用戶：fhjdliu
數據管理：包括司機基本信息、汽車基本信息、車輛事故信息、車輛維修信

1．數據管理：包括司機基本信息、汽車基本信息、車輛事故信息、車輛維修信\r\n息等的管理；\r\n2．派車運營記錄管理：登記派車的情況、進行派車修改；\r\n來確定庫存是否有需要的車型，為賣車做好準備；\r\n3．查詢管理：能夠根據車輛編號和派車日期查詢當日的派車情況，并能進行統\r\n計派車次數等；\r\n 4．系統管理：用戶管理和系統退出等。\r\n

標簽： 數據管理汽車

上傳時間： 2013-09-09

上傳用戶：wanqunsheng
提供一個怎樣建立一張原理圖、從PCB更新設計信息以及產生生產輸出文件的預覽

這個教程的設計是為了為你提供一個怎樣建立一張原理圖、從PCB更新設計信息以及產生生產輸出文件的預覽。

標簽： PCB 原理圖更新輸出

上傳時間： 2013-09-18

上傳用戶：Miyuki
基于Kalman濾波的多傳感器信息融合研究

多傳感器信息融合是對多種信息的獲取、表示及其內在聯系進行綜合處理和優化的技術。單一傳感器只能獲得環境或被測對象的部分信息段，多傳感器信息融合后可以完善地、準確地反映環境特征。本文介紹多傳感器數據融合的基本理論。數據融合是把來自不同傳感器數據加以綜合、相關、互聯，提高定位和特征估計的精度。文章對Kalman融合算法進行仿真，對結果進行分析。驗證算法的可行性。

標簽： Kalman 濾波多傳感器信息融合

上傳時間： 2013-10-08

上傳用戶：zhaoke2005
pcb layout design(臺灣硬件工程師15年經驗

PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setup􀃆pads􀃆stacks

標簽： layout design pcb 硬件工程師

上傳時間： 2013-10-22

上傳用戶：pei5
pcb layout規則

LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術語解釋(TERMS)......... 2 2. Test Point : ATE 測試點供工廠ICT 測試治具使用............ 2 3. 基準點 (光學點) -for SMD:........... 4 4. 標記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項 (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設計............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU

標簽： layout pcb

上傳時間： 2013-12-20

上傳用戶：康郎
GB/T 1447-1993 信息技術設備用不間斷電源通用技術條件

技術標準GB/T 1447-1993 信息技術設備用不間斷電源通用技術條件

標簽： 1447 1993 GB 信息技術

上傳時間： 2013-12-16

上傳用戶：zq70996813

<button id="ek4ci"></button>