具備處理外部模擬信號(hào)功能是很多電子設(shè)備的基本要求。為了將模擬信號(hào)轉(zhuǎn)換為數(shù)字信 號(hào)，就需要藉助A/D 轉(zhuǎn)換器。將A/D 功能和MCU 整合在一起，就可減少電路的元件數(shù)量和 電路板的空間使用。 HT45F23 微控制器內(nèi)建6 通道，12 位解析度的A/D 轉(zhuǎn)換器。在本應(yīng)用說(shuō)明中，將介紹如何 使用HT45F23 微控制器的A/D 功能。
上傳時(shí)間： 2013-10-27
上傳用戶：nostopper
15.2 已經(jīng)加入了有關(guān)貫孔及銲點(diǎn)的Z軸延遲計(jì)算功能. 先開啟 Setup - Constraints - Electrical constraint sets 下的 DRC 選項(xiàng). 點(diǎn)選 Electrical Constraints dialog box 下 Options 頁(yè)面 勾選 Z-Axis delay欄.
上傳時(shí)間： 2013-11-12
上傳用戶：Late_Li
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-11-17
上傳用戶：cjf0304
look1為電子看板的第二個(gè)芯片，使用自制的握手信號(hào)與look通訊，可以進(jìn)行數(shù)據(jù)傳送，以及控制16個(gè)數(shù)碼管顯示，此案例已成功用於生產(chǎn)現(xiàn)志，所用的元件很少，功能較大呢
上傳時(shí)間： 2017-01-02
上傳用戶：han_zh
AVR ATmega48 SPI最簡(jiǎn)單測(cè)試碼！ 透過(guò)spi_data[x]陣列寫入想要傳送的資料， 而x則是控制傳送第x筆數(shù)，而接腳輸出則在PortB的預(yù)設(shè)接腳內(nèi)，只要修改spi_data就可以透過(guò)示波器看到SPI的信號(hào)了！
標(biāo)簽： spi_data ATmega AVR SPI
上傳時(shí)間： 2014-06-09
上傳用戶：jcljkh
Verilog HDL的程式，上網(wǎng)找到SPI程式， vspi.v這程式相當(dāng)好用可用來(lái)接收與傳送SPI，並且寫了一個(gè)傳輸信號(hào)測(cè)試，spidatasent.v這程式就是傳送的資料，分別為00 66... 01 77...... 02 55這樣的資料，並透過(guò)MAX+PULS II軟體進(jìn)行模擬，而最外層的程式是test_createspi.v！
上傳時(shí)間： 2017-03-06
上傳用戶：onewq
安裝塌所1、通凰良好少溫策及灰座之塌所。2、雜腐蝕性、引火性氛髓、油急、切削液、切前粉、戴粉等聚境。3、雜振勤的場(chǎng)所。4、雜水氟及踢光直射的場(chǎng)所。1、本距勤器探用自然封流冷御方式正隨安裝方向局垂直站立方式2、在配電箱中需考感溫升情況未連有效散熟及冷御效果需保留足豹的空固以取得充分的空氟。3、如想要使控制箱內(nèi)溫度連到一致需增加凰扇等散熱毅倩。4、組裝睛廊注意避免贊孔屑及其他翼物掉落距勤器內(nèi)。5、安裝睛請(qǐng)硫資以M5螺練固定。6、附近有振勤源時(shí)請(qǐng)使用振勤吸收器防振橡腥來(lái)作腐噩勤器的防振支撐。7、勤器附近有大型磁性陰嗣、熔接樓等雄部干援源睛，容易使距勤器受外界干攝造成誤勤作，此時(shí)需加裝雄部濾波器。但雍訊濾波器舍增加波漏電流，因此需在愿勤器的輸入端裝上經(jīng)緣羹愿器（Transformer）。*配象材料依照使用電象規(guī)格]使用。*配象的喪度：指令輸入象3公尺以內(nèi)。編碼器輸入綜20公尺以內(nèi)。配象時(shí)請(qǐng)以最短距薄速接。*硫賞依照操單接象圈配象，未使用到的信貌請(qǐng)勿接出。*局連輸出端（端子U、V、W）要正硫的速接。否則伺服焉速勤作舍不正常。*隔雄綜必須速接在FG端子上。*接地請(qǐng)以使用第3砸接地（接地電阻值腐100Ω以下），而且必須罩黏接地。若希望易速輿械之周腐紀(jì)緣狀懲畸，請(qǐng)將連接地。*伺服距勤器的輸出端不要加裝電容器，或遇（突波）吸收器及雅訊濾波器。*裝在控制輸出信號(hào)的DC繼電器，其遏（突波）吸收用的二梗溜的方向要速接正硫，否則食造成故障，因而雜法輸出信猶，也可能影馨緊急停止的保渡迎路不座生作用。*腐了防止雍部造成的錯(cuò)溪勤作，請(qǐng)?zhí)较铝械耐茫赫?qǐng)?jiān)陔娫瓷霞尤虢?jīng)緣雯愿器及雅亂濾波器等裝置。請(qǐng)將勤力緣（雷源象、焉連緣等的蘊(yùn)雷回路）奧信蔬緣相距30公分以上來(lái)配練，不要放置在同一配緣管內(nèi)。
標(biāo)簽： tsda
上傳時(shí)間： 2022-05-28
上傳用戶：zhanglei193
短信通用接口，已經(jīng)封裝，支持通道與非通道，群發(fā)與上行時(shí)間延時(shí)小于30秒 QQ:8135
上傳時(shí)間： 2016-04-13
上傳用戶：wanghui2438
單片機(jī)實(shí)現(xiàn)短信收發(fā)程序，極品號(hào)程序 呵呵，大家一起學(xué)習(xí)呀。
上傳時(shí)間： 2014-10-27
上傳用戶：zhouli
通過(guò)rls進(jìn)行時(shí)延估計(jì)，不僅收斂速度快，而且在較低信噪比條件下，仍能夠得到時(shí)延估計(jì)值
上傳時(shí)間： 2013-12-24
上傳用戶：manking0408
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
