亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

信號轉換器

  • ChenMobius通信系統的FPGA硬件實現

    自上個世紀九十年代以來,我國著名學者、現中國科學院院士、清華大學陳難先教授等人使用無窮級數的Mobius反演公式解決了一系列重要的物理學中的逆問題,開創了應用、推廣數論中的Mobius變換解決物理學中各種逆問題的巧妙方法,其工作在1990年當時就得到了世界著名的《NATURE》雜志的高度評價。 華僑大學蘇武潯教授等則把Mobius變換的方法應用于幾種常用波形(包括周期矩形脈沖,奇偶對稱方波和三角波等)的傅立葉級數的逆變換運算,得到正、余弦函數及一般周期信號的各種常用波形的信號展開;并求得了與各種常用波形信號函數族相正交的函數族,以用于各展開系數的計算與信息的解調;而后把它們應用到通信系統中,提出了一種新的通信系統,即新型Chen-Mobius通信系統。 本文主要完成了兩個方面的工作,Chen-Mobius多路通信系統的FPGA硬件設計實現和基于Chen-Mobius變換的語音加密雙工通信系統的實現。首先,利用嵌入MATLAB\SIMULINK中的DSPBuilder軟件對Chen-Mobius多路(四路和八路)通信系統進行仿真分析,對該系統在不同信噪比情況下的錯誤概率進行了計算,并繪出了信噪比-錯誤概率曲線;其次,利用DSPBuilder中的Signalcompiler將Chen-Mobius多路通信系統的主體模塊(函數及積分器的產生等)轉化成HDL硬件語言,后在QuartusⅡ軟件平臺上,結合利用VHDL編程的硬件程序模塊(分頻、延時、控制模塊等)構架完整的Chen-Mobius通信系統,并對此系統設計綜合、引腳分配、仿真驗證、時序分析等;最后,在Altera公司的Stratix 芯片上,實現硬件的編程和下載,從而完成了Chen-Mobius多路通信系統的FPGA硬件實現。 另外,利用Chen-Mobius單路通信系統的調制、解調系統分別對語音信號進行加密與解密,在兩塊DE2的FPGA開發板上成功實現了基于Chen-Mobius變換的語音加密雙工通信。完成本設計意義重大,它為今后Chen-Mobius通信系統應用于通信領域的各個方面,邁開堅實的一步。

    標簽: ChenMobius FPGA 通信系統 硬件實現

    上傳時間: 2013-07-24

    上傳用戶:xaijhqx

  • 可重構24bit音頻過采樣DAC的FPGA

    基于過采樣和∑-△噪聲整形技術的DAC能夠可靠地把數字信號轉換為高精度的模擬信號(大于等于16位)。采用這一架構進行數模轉換具有諸多優點,例如極低的失配噪聲和更高的可靠性,便于實現嵌入式集成等,最重要的是可以得到其他DAC結構所無法達到的精度和動態范圍。在高精度測量,音頻轉換,汽車電子等領域有著廣泛的應用價值。 本文采用∑-△結構以FPGA方式實現了一個具有高精度的數模轉換器,在24比特的輸入信號下,達到了約150dB的信噪比。作為一個靈活的音頻DAC實現方案。該DAC可以對CD/DVD/HDCD/SACD等多種制式下的音頻信號進行處理,接受并轉換采樣率為32/44.1/48/88.2/96/192kHz,字長為16/18/20/24比特的PCM數據,具備良好的兼容性和通用性。 由于非線性和不穩定性的存在,高階∑-△調制器的設計與實現存在較大的難度。本文綜合大量文獻中的經驗原則和方法,闡述了穩定的高階高精度調制器的設計流程;并據此設計了達到24bit精度和滿量程輸入范圍的的5階128倍調制器。本文創新性地提出了∑-△調制器的一種高效率流水線實現結構。分析表明,與其他常見的∑-△調制器實現結構相比,本方案具有結構簡單、運算單元少等優點;此外在同樣信號采樣率下,調制器所需的時鐘頻率大大降低。 文中的過采樣濾波模塊采用三級半帶濾波器和一個可變CIC濾波器級聯組成,可以達到最高128倍的過采樣比,同時具有良好的通帶和阻帶特性。在半帶濾波器的設計中采用了CSD編碼,使結構得到了充分的簡化。 本文提出的過采樣DAC方案具有可重配置結構,讓使用者能夠方便地控制過采樣比和調制器階數。通過積分梳狀濾波器的配置,能夠獲得32/64/128倍的不同過采樣比,從而實現對于32~192kHz多種采樣率輸入的處理。在不同輸入字長情況下,通過調制器的重構,則可以將調制器由高精度的5階模式改變為功耗更低的3階模式,滿足不同分辨率信號輸入時的不同精度要求。這是本文的另一創新之處。 目前,該過采樣DAC已經在XilinxVirtexⅡ系列FPGA器件下得到硬件實現和驗證。測試表明,對于從32kHz到192kHz的不同輸入信號,該DAC模塊輸出1比特碼流的帶內信噪比均能滿足24比特數據轉換應用的分辨率要求。

    標簽: FPGA bit DAC 24

    上傳時間: 2013-07-08

    上傳用戶:從此走出陰霾

  • 有線數字電視廣播系統信道編碼

    隨著數字電視全國范圍丌播時間表的臨近,數字電視技術得到很大發展,數字電視信號在信源基帶數據和信道傳輸等方面已經進一步標準化,數字電視傳播途徑也越來越廣,在衛星、地面及有線電視網中傳輸數字電視信號得到迅速發展。借著2008年奧運的東風,數字電視領域的應用研究方興未艾。 本課題目的是完成有線數字電視廣播系統的重要設備--調制器的設計和實現,核心器件選用FPGA芯片。系統硬件實現以國家標準GY/T 170-2001(有線數字電視廣播信道編碼與調制規范)為主要依據,以Xilinx公司的Virtex系列(Virtex 4,Virtex 5)芯片及相關開發板(ML402、ML506)為平臺,主要任務是基于相關標準對其實用技術進行研究和開發。完成了信道編碼和調制的模塊劃分、Verilog HLD程序的編寫(或IP核的調用)和仿真以及在板調試和聯調等工作,設計目的是在提高整個系統集成度的前提下實現多頻點調制。 本文在研究現有數字電視網絡技術和相關產品的基礎上,以國標GY/T170-2001為主要依據并參閱了其他的相關標準,提出了多頻點QAM調制器的實現方案。整個工作包括:模塊劃分,完成了基帶物理接口(輸入)、包頭反轉與隨機化、RS編碼、卷積交織、碼流變換、差分編碼、星座映射、基帶成型(包括Nyquist濾波器、半帶濾波器、CIC濾波器的設計或模塊調用)、高端DAC的配置(輸出)等模塊的Verilog HLD程序的編寫(或者IP核調用)和仿真等工作;成功進行了開發板板級調試,調試的過程中充分利用Xilinx公司的開發板和調試軟件ChipScope,成功設計了驗證方案并進行了模塊驗證;最后進行了各模塊聯調工作,設計了系統驗證方案并成功完成對整個系統的驗證工作。 經測試表明,該系統主要性能達到國家相關標準GY/T 198-2003(有線數字電視廣播QAM調制器技術要求和測量方法)規定的技術指標,可以進入樣機試生產環節。

    標簽: 有線數字電視 廣播系統 信道編碼

    上傳時間: 2013-04-24

    上傳用戶:jiangfire

  • C8051編程器資料

    c8051編程器資料,u-ec2,u-ec5,u-pdc 資料

    標簽: C8051 編程器

    上傳時間: 2013-05-31

    上傳用戶:1134473521

  • 卷積Turbo碼編譯碼器FPGA實現

    卷積Turbo碼因其優異的糾錯性能越來越受人門的關注,而編碼器和譯碼器是編碼理論實際應用的重點和難點。論文根據IEEE802.16e標準,以低時延、高吞吐量、支持高時鐘頻率、參數可配置為目標,對卷積Turbo碼編碼器和譯碼器的FPG...

    標簽: Turbo FPGA 卷積 編譯碼器

    上傳時間: 2013-05-19

    上傳用戶:cuibaigao

  • 555定時器電路設計軟件

    555定時器電路設計軟件,有很多555電路參數的計算

    標簽: 555 定時器電路 設計軟件

    上傳時間: 2013-04-24

    上傳用戶:戀天使569

  • 基于vhdl的移位寄存器設計

    16位帶有并行預置功能的右移移位寄存器,CLK1是時鐘信號, LOAD是并行數據使能信號,QB是串行輸出端口

    標簽: vhdl 移位寄存器

    上傳時間: 2013-04-24

    上傳用戶:diamondsGQ

  • 直流斬波器工作原理

    簡介直流斬波器工作原理,有直流展播電路阿四分紅派個 一個一個

    標簽: 直流 斬波器 工作原理

    上傳時間: 2013-06-12

    上傳用戶:guh000

  • LM4229電子書閱讀器

    LM4229電子書閱讀器,單片機做的,里面在有源代碼與proteus仿真模型,可以學習之用也可以做為畢設,希望對學習者有所幫助^_^

    標簽: 4229 LM 電子書閱讀器

    上傳時間: 2013-08-02

    上傳用戶:關外河山

  • 基于FPGA的ADC并行測試方法研究

    高性能ADC產品的出現,給混合信號測試領域帶來前所未有的挑戰。并行ADC測試方案實現了多個ADC測試過程的并行化和實時化,減少了單個ADC的平均測試時間,從而降低ADC測試成本。本文實現了基于FPGA的ADC并行測試方法。在閱讀相關文獻的基礎上,總結了常用ADC參數測試方法和測試流程。使用FPGA實現時域參數評估算法和頻域參數評估算法,并對2個ADC在不同樣本數條件下進行并行測試。    本研究通過在FPGA內部實現ADC測試時域算法和頻域算法相結合的方法來搭建測試系統,完成了音頻編解碼器WM8731L的控制模式接口、音頻數據接口、ADC測試時域算法和頻域算法的FPGA實現。整個測試系統使用Angilent33220A任意信號發生器提供模擬激勵信號,共用一個FPGA內部實現的采樣時鐘控制模塊。并行測試系統將WM8731.L片內的兩個獨立ADC的串行輸出數據分流成左右兩通道,并對其進行串并轉換。然后對左右兩個通道分別配置一個FFT算法模塊和時域算法模塊,并行地實現了ADC參數的評估算法。在樣本數分別為128和4096的實驗條件下,對WM8731L片內2個被測.ADC并行地進行參數評估,被測參數包括增益GAIN、偏移量OFFSET、信噪比SNR、信號與噪聲諧波失真比SINAD、總諧波失真THD等5個常用參數。實驗結果表明,通過在FPGA內配置2個獨立的參數計算模塊,可并行地實現對2個相同ADC的參數評估,減小單個ADC的平均測試時間。FPGA片內實時評估算法的實現節省了測試樣本傳輸至自動測試機PC端的時間。而且只需將HDL代碼多次復制,就可實現多個被測ADC在同一時刻并行地被評估,配置靈活?;贔PGA的ADC并行測試方法易于實現,具有可行性,但由于噪聲的影響,測試精度有待進一步提高。該方法可用于自動測試機的混合信號選項卡或測試子系統。

    標簽: FPGA ADC 并行測試 方法研究

    上傳時間: 2013-06-07

    上傳用戶:gps6888

主站蜘蛛池模板: 兴义市| 册亨县| 南宫市| 扬州市| 浏阳市| 招远市| 于都县| 乌兰察布市| 扎赉特旗| 会泽县| 澎湖县| 龙口市| 新巴尔虎右旗| 荥阳市| 黑山县| 新干县| 鄂托克旗| 会宁县| 宁夏| 镇远县| 洛宁县| 昭平县| 临夏市| 颍上县| 泸定县| 德钦县| 大埔区| 华阴市| 秦安县| 泌阳县| 平乡县| 虹口区| 鞍山市| 泸水县| 新巴尔虎左旗| 虹口区| 肇庆市| 泗洪县| 南部县| 招远市| 句容市|