久久影院午夜精品,琪琪久久久久日韩精品,一区二区三区亚洲变态调教大结局

倍壓電路

FPGA與ARM EPI通信，控制16路步進電機和12路DC馬達 VHDL編寫的

FPGA與ARM EPI通信，控制16路步進電機和12路DC馬達 VHDL編寫的，，，，，

標簽： FPGA VHDL ARM EPI

上傳時間： 2013-10-21

上傳用戶：zhyfjj
編碼器倍頻、鑒相電路在FPGA中的實現(xiàn)

編碼器倍頻、鑒相電路在FPGA中的實現(xiàn)

標簽： FPGA 編碼器倍頻中的實現(xiàn)

上傳時間： 2013-11-08

上傳用戶：38553903210
基于FPGA的無人機多路視頻監(jiān)控系統(tǒng)設計

為了能實時監(jiān)控無人機的狀態(tài)和提高無人機的安全可靠性，本設計利用FPGA高速率、豐富的片上資源和靈活的設計接口，設計了一套無人機多路監(jiān)控系統(tǒng)。該監(jiān)控系統(tǒng)具備了將處于無人機不同位置的攝像機所采集的視頻信息，傳送給地面站控制設備，并在同一臺顯示器上實現(xiàn)同步顯示的功能。仿真結果表明，該系統(tǒng)可以很好的保證監(jiān)控視頻的實時性、和高清度，確保無人機完成偵查任務。

標簽： FPGA 無人機多路視頻監(jiān)控

上傳時間： 2013-10-22

上傳用戶：cxl274287265
基于FPGA的多路視頻合成系統(tǒng)的設計

　　摘要：研究一種基于FPGA的多路視頻合成系統(tǒng)。系統(tǒng)接收16路ITU656格式的視頻數(shù)據(jù)，按照畫面分割的要求對視頻數(shù)據(jù)流進行有效抽取和幀合成處理，經過視頻編碼芯片轉換成模擬信號輸出到顯示器，以全屏或多窗口模式顯示多路視頻畫面。系統(tǒng)利用FPGA的高速并行處理能力的優(yōu)勢，應用靈活的的多路視頻信號的合成技術和數(shù)字圖像處理算法，實現(xiàn)實時處理多路視頻數(shù)據(jù)。

標簽： FPGA 多路視頻合成

上傳時間： 2014-12-05

上傳用戶：jiangfire
基于FPGA的多功能多路舵機控制器的實現(xiàn)

伺服舵機作為基本的輸出執(zhí)行機構廣泛應用于遙控航模以及人形機器人的控制中。舵機是一種位置伺服的驅動器，其控制信號是PWM信號.，利用占空比的變化改變舵機的位置，也可使用FPGA、模擬電路、單片機來產生舵機的控制信號舊。應用模擬電路產生PWM信號，應用的元器件較多，會增加電路的復雜程度；若用單片機產生PWM信號，當信號路數(shù)較少時單片機能滿足要求，但當 PWM信號多于4路時，由于單片機指令是順序執(zhí) 行的，會產生較大的延遲，從而使PWM信號波形不穩(wěn)，導致舵機發(fā)生顫振。

標簽： FPGA 多功能多路舵機

上傳時間： 2014-12-28

上傳用戶：ainimao
七天玩轉Altera：學習FPGA必經之路

七天玩轉Altera：學習FPGA必經之路包括基礎篇、時序篇和驗證篇三個部分。

標簽： Altera FPGA

上傳時間： 2013-10-11

上傳用戶：woshinimiaoye
基于FPGA實現(xiàn)固定倍率的圖像縮放

基于FPGA硬件實現(xiàn)固定倍率的圖像縮放，將2維卷積運算分解成2次1維卷積運算，對輸入原始圖像像素先進行行方向的卷積，再進行列方向的卷積，從而得到輸出圖像像素。把圖像縮放過程設計為一個單元體的循環(huán)過程，在單元體內部，事先計算出卷積系數(shù)。

標簽： FPGA 倍率圖像

上傳時間： 2013-12-03

上傳用戶：fudong911
采用FPGA的多路高壓IGBT驅動觸發(fā)器研制

為有效控制固態(tài)功率調制設備,提高系統(tǒng)的可調性和穩(wěn)定性,介紹了一種基于現(xiàn)場可編程門陣列( FPGA)和微控制器(MCU) 的多路高壓IGBT 驅動觸發(fā)器的設計方法和實現(xiàn)電路。該觸發(fā)器可選擇內或外觸發(fā)信號,可遙控或本控,能產生多路頻率、寬度和延時獨立可調的脈沖信號,信號的輸入輸出和傳輸都使用光纖。將該觸發(fā)器用于高壓IGBT(3300 V/ 800 A) 感應疊加脈沖發(fā)生器中進行實驗測試,給出了實驗波形。結果表明,該多路高壓IGBT驅動觸發(fā)器輸出脈沖信號達到了較高的調整精度,頻寬’脈寬及延時可分別以步進1 Hz、0. 1μs、0. 1μs 進行調整,滿足了脈沖發(fā)生器的要求,提高了脈沖功率調制系統(tǒng)的性能。

標簽： FPGA IGBT 多路驅動

上傳時間： 2013-10-22

上傳用戶：zhulei420
基于FPGA的多路高速串并轉換器設計

高速串并轉換器的設計是FPGA 設計的一個重要方面,傳統(tǒng)設計方法由于采用FPGA 的內部邏輯資源來實現(xiàn),從而限制了串并轉換的速度。該研究以網絡交換調度系統(tǒng)的FGPA 驗證平臺中多路高速串并轉換器的設計為例,詳細闡述了1 :8DDR 模式下高速串并轉換器的設計方法和16 路1 :8 串并轉換器的實現(xiàn)。結果表明,采用Xilinx Virtex24 的ISERDES 設計的多路串并轉換器可以實現(xiàn)800 Mbit/ s 輸入信號的串并轉換,并且減少了設計復雜度,縮短了開發(fā)周期,能滿足設計要求。關鍵詞:串并轉換;現(xiàn)場可編程邏輯陣列;Xilinx ; ISERDES

標簽： FPGA 多路串并轉換

上傳時間： 2013-11-03

上傳用戶：王小奇
帶解碼四路無線遙控接收模塊

帶解碼四路無線遙控接收模塊

標簽： 解碼無線遙控接收模塊

上傳時間： 2013-11-13

上傳用戶：小眼睛LSL