欧美艳星kaydenkross,国产精品久久777777毛茸茸,精精国产xxxx视频在线中文版

內核網(wǎng)絡

基于EDA技術的單片機IP核設計

本文介紹了利用EDA技術設計出與MCS-51系列微處理器指令集完全兼容的8位嵌入式微處理器芯片的IP核,并經過驗證獲得了滿意的效果。

標簽： EDA 單片機 IP核

上傳時間： 2013-11-14

上傳用戶：qq1604324866
一種基于8051核SoC引導程序的設計與實現

引導程序的開發是系統芯片設計的重要組成部分。針對基于8051核的某控制系統芯片的具體要求，提出了一種系統芯片引導程序的設計策略。該策略思路是：當系統上電復位后,開始執行固化在系統芯片中的引導程序，并加載存儲于片外串行接口Flash的用戶程序到片內SRAM中；加載完成后，程序無條件跳到SRAM中執行用戶程序。在分析該系統芯片組成的基礎上，重點闡述了引導程序開發面臨的問題、解決的思路、引導程序的具體實現及開發編譯環境的配置。該方案對其它系統芯片引導程序的設計具有一定的參考價值。

標簽： 8051 SoC 引導程序

上傳時間： 2013-11-23

上傳用戶：zhtzht
用VHDL語言進行MCS－51兼容單片機ip核開發

用VHDL語言進行MCS－51兼容單片機ip核開發

標簽： VHDL MCS 51兼容語言

上傳時間： 2013-10-28

上傳用戶：nem567397
基于Quartus II免費IP核的雙端口RAM設計實例

　　QuartusII中利用免費IP核的設計　　作者：雷達室　　以設計雙端口RAM為例說明。　　Step1：打開QuartusII，選擇File—New Project Wizard，創建新工程，出現圖示對話框，點擊Next；

標簽： Quartus RAM IP核雙端口

上傳時間： 2014-12-28

上傳用戶：fghygef
基于FPGA的GPIB接口IP核的研究與設計

基于FPGA的GPIB接口IP核的研究與設計

標簽： FPGA GPIB 接口 IP核

上傳時間： 2013-11-04

上傳用戶：bensonlly
ISE新建工程及使用IP核步驟詳解

ISE新建工程及使用IP核步驟詳解

標簽： ISE IP核工程

上傳時間： 2013-11-18

上傳用戶：peterli123456
ISE_IP核創建教程及DDR3_ip核使用注意事項

ISE_IP核創建教程及DDR3_ip核使用注意事項

標簽： ISE_IP DDR ip 教程

上傳時間： 2013-11-11

上傳用戶：lmeeworm
基于NiosII軟核處理器的步進電機接口設計

NiosII軟核處理器是Altera公司開發，基于FPGA操作平臺使用的一款高速處理器，為了適應高速運動圖像采集，提出了一種基于NiosII軟核處理的步進電機接口設計，使用verilog HDL語言完成該接口設計，最后通過QuartusII軟件，給出了實驗仿真結果。

標簽： NiosII 軟核處理器步進電機接口設計

上傳時間： 2014-12-28

上傳用戶：jiwy
基于FPGA的DDS IP核設計方案

以Altera公司的Quartus Ⅱ 7.2作為開發工具，研究了基于FPGA的DDS IP核設計，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測試結果。將設計的DDS IP核封裝成為SOPC Builder自定義的組件，結合32位嵌入式CPU軟核Nios II，構成可編程片上系統（SOPC），利用極少的硬件資源實現了可重構信號源。該系統基本功能都在FPGA芯片內完成，利用 SOPC技術，在一片 FPGA 芯片上實現了整個信號源的硬件開發平臺，達到既簡化電路設計、又提高系統穩定性和可靠性的目的。

標簽： FPGA DDS IP核設計方案

上傳時間： 2013-11-06

上傳用戶：songkun
基于多核DSP的SDIF雷達信號分選算法實現

針對實際應用中電子戰設備對雷達信號分選的實時性要求，在分析了序列差直方圖算法和多核DSP任務并行模式的基礎上，設計了基于TMS320C6678的八核DSP雷達信號分選電路，對密集的雷達信號進行分選。實驗結果表明：該電路可對常規雷達信號實現快速分選，并且分選效果良好，系統可靠性高。

標簽： SDIF DSP 多核雷達信號分選

上傳時間： 2013-10-16

上傳用戶：攏共湖塘