亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

全局時鐘資源

  • 4x4鍵盤的設計與制作

    三種方法讀取鍵值􀂄 使用者設計行列鍵盤介面,一般常採用三種方法讀取鍵值。􀂉 中斷式􀂄 在鍵盤按下時產生一個外部中斷通知CPU,並由中斷處理程式通過不同位址讀資料線上的狀態判斷哪個按鍵被按下。􀂄 本實驗採用中斷式實現使用者鍵盤介面。􀂉 掃描法􀂄 對鍵盤上的某一行送低電位,其他為高電位,然後讀取列值,若列值中有一位是低,表明該行與低電位對應列的鍵被按下。否則掃描下一行。􀂉 反轉法􀂄 先將所有行掃描線輸出低電位,讀列值,若列值有一位是低表明有鍵按下;接著所有列掃描線輸出低電位,再讀行值。􀂄 根據讀到的值組合就可以查表得到鍵碼。4x4鍵盤按4行4列組成如圖電路結構。按鍵按下將會使行列連成通路,這也是見的使用者鍵盤設計電路。 //-----------4X4鍵盤程序--------------// uchar keboard(void) { uchar xxa,yyb,i,key; if((PINC&0x0f)!=0x0f) //是否有按鍵按下 {delayms(1); //延時去抖動 if((PINC&0x0f)!=0x0f) //有按下則判斷 { xxa=~(PINC|0xf0); //0000xxxx DDRC=0x0f; PORTC=0xf0; delay_1ms(); yyb=~(PINC|0x0f); //xxxx0000 DDRC=0xf0; //復位 PORTC=0x0f; while((PINC&0x0f)!=0x0f) //按鍵是否放開 { display(data); } i=4; //計算返回碼 while(xxa!=0) { xxa=xxa>>1; i--; } if(yyb==0x80) key=i; else if(yyb==0x40) key=4+i; else if(yyb==0x20) key=8+i; else if(yyb==0x10) key=12+i; return key; //返回按下的鍵盤碼 } } else return 17; //沒有按鍵按下 }

    標簽: 4x4 鍵盤

    上傳時間: 2013-11-12

    上傳用戶:a673761058

  • 基于DM642的聲源定位系統的設計

    本論文以MS320DM642數字信號處理器為核心,搭建了聲源定位及攝像頭自動控制的平臺。論文中論述了:McASP的原理和應用方法;聲波的A/D變換及采樣模塊設計以及該模塊與DSP的接口設計;通過擴展存儲器接口EMIF對DSP進行外部存儲器擴展的設計以及地址空間配置;利用CPLD作為地址、數據總線管理模塊的設計;UART串行傳輸模塊設計;對FLASH的分頁控制和程序代碼燒寫;以及通過RS485串行傳輸協議對攝像頭進行控制的原理和程序設計。

    標簽: 642 DM 聲源定位

    上傳時間: 2013-11-22

    上傳用戶:rtsm07

  • 使用Timequest約束和分析源同步電路

    04_使用Timequest約束和分析源同步電路

    標簽: Timequest 同步電路

    上傳時間: 2013-10-30

    上傳用戶:ZJX5201314

  • FPGA DIY撥碼開關實驗源碼下載

    FPGA_DIY撥碼開關實驗源碼

    標簽: FPGA DIY 撥碼開關 實驗

    上傳時間: 2013-10-09

    上傳用戶:liu123

  • FPGA全局時鐘約束(Xilinx)

    FPGA全局時鐘約束(Xilinx)

    標簽: Xilinx FPGA 全局 時鐘約束

    上傳時間: 2013-11-13

    上傳用戶:農藥鋒6

  • FPGA+DDS實現數控信號源的設計

    該信號源可輸出正弦波、方波和三角波,輸出信號的頻率以數控方式調節,幅度連續可調。與傳統信號源相比,該信號源具有波形質量好、精度高、設計方案簡潔、易于實現、便于擴展與維護的特點。

    標簽: FPGA DDS 數控 信號源

    上傳時間: 2013-10-11

    上傳用戶:ippler8

  • Xilinx FPGA全局時鐘資源的使用方法

    目前,大型設計一般推薦使用同步時序電路。同步時序電路基于時鐘觸發沿設計,對時鐘的周期、占空比、延時和抖動提出了更高的要求。為了滿足同步時序設計的要求,一般在FPGA設計中采用全局時鐘資源驅動設計的主時鐘,以達到最低的時鐘抖動和延遲。 FPGA全局時鐘資源一般使用全銅層工藝實現,并設計了專用時鐘緩沖與驅動結構,從而使全局時鐘到達芯片內部的所有可配置單元(CLB)、I/O單元 (IOB)和選擇性塊RAM(Block Select RAM)的時延和抖動都為最小。為了適應復雜設計的需要,Xilinx的FPGA中集成的專用時鐘資源與數字延遲鎖相環(DLL)的數目不斷增加,最新的 Virtex II器件最多可以提供16個全局時鐘輸入端口和8個數字時鐘管理模塊(DCM)。與全局時鐘資源相關的原語常用的與全局時鐘資源相關的Xilinx器件原語包括:IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等,如圖1所示。  

    標簽: Xilinx FPGA 全局時鐘資源

    上傳時間: 2014-01-01

    上傳用戶:maqianfeng

  • 毫米波低相噪捷變頻高分辨率雷達頻率源設計

    設計了一種由直接數字頻率合成(DDS)、倍頻鏈構成的三次變頻直接頻率合成方案,實現了低相噪捷變頻高分辨率毫米波雷達頻率合成器設計。利用直接頻率合成器的倍頻輸出取代傳統三次變頻毫米波頻率源的鎖相環(PLL),同時提供線性調頻(LFM)信號,優化DDS和變頻方案的頻率配置關系。利用FPGA電路進行高速控制,較好地解決了毫米波頻率合成器各技術指標之間的矛盾。實測結果表明,采用該方案的毫米波頻率合成器在本振跳頻帶寬為160 MHz時,線性調頻頻率分辨率可達0.931 Hz,最大頻率轉換時間小于2 ?滋s,最大雜散低于-60 dBc,相位噪聲優于-90 dBc/Hz。

    標簽: 毫米波 捷變 高分辨率 雷達

    上傳時間: 2014-01-06

    上傳用戶:brain kung

  • 通信輻射源抗ARM的有源誘偏研究

    反輻射導彈是現代戰爭條件下通信設備等電磁輻射源所面對的最具威脅性的武器之一,而有源誘偏是對抗反輻射導彈攻擊的一種相對簡單而有效的方法。基于有源相參和有源非相參條件下的幾種模型,從反輻射導彈的攻擊過程入手,得到Matlab仿真結果。最后根據仿真彈著點位置分布和位置分布的概率統計曲線,為通信輻射源的布設提供理論依據。

    標簽: ARM 通信輻射源 有源

    上傳時間: 2013-11-16

    上傳用戶:solmonfu

  • 基于UDP協議的網絡文件傳輸源碼

    VC 基于UDP協議的網絡文件傳輸源碼

    標簽: UDP 協議 傳輸 網絡文件

    上傳時間: 2013-10-19

    上傳用戶:gtzj

主站蜘蛛池模板: 英德市| 香格里拉县| 灵丘县| 青田县| 阿克| 会泽县| 洪湖市| 三原县| 信阳市| 留坝县| 三门峡市| 日照市| 响水县| 伊宁市| 定日县| 琼中| 拉孜县| 邵东县| 南康市| 棋牌| 西吉县| 临洮县| 齐河县| 蓬莱市| 华坪县| 萍乡市| 阿城市| 乌审旗| 兰溪市| 榆中县| 韩城市| 开江县| 张家川| 孟州市| 祁阳县| 疏勒县| 泗水县| 天台县| 黔江区| 榆林市| 辽宁省|