手机在线观看av网站,久久精品欧美一区二区三区不卡,av一区二区不卡

冷端補(bǔ)償

基于ARM的煤礦井下水泵電機網絡監控系統的研究

目前國內井下水泵電機多數采用傳統的人工進行控制，即人工加繼電器進行控制的方法。這種方法控制線路復雜，設備運行的自動化程度低，可靠性差，工人勞動強度大，應急能力差等缺點。針對當前國家對煤礦企業安全生產要求的不斷提高和企業自身發展所遇到的實際問題，研制了基于ARM的煤礦井下水泵電機網絡監控系統，不僅可以完成水位檢測、軸溫檢測、流量檢測、水泵起動、停止及其過程控制，而且還可以進行數據傳輸、處理等工作。它具有以下特點：水位實時在線檢測與顯示；水泵啟動與停止控制；多臺水泵實時“輪班工作制”；根據涌水量大小和用電“避峰就谷”原則，控制投入運行的水泵臺數；與監控中心聯網，實行集中控制。本文所設計的監控系統由監控中心、監控終端和遠程訪問三部分組成，分別介紹了監控系統的硬件設計、電機保護算法設計、系統通訊網絡的設計和監控系統軟件的設計。監控系統的硬件設計主要針對監控終端的硬件設計，它采用S3C440X作為監控終端的處理芯片。根據監測的主要參數如水泵電機電流、電壓、水泵開停狀態、電機溫度、井底水倉水位、水泵出口流量的實際特點，通過ARM芯片的快速處理運算能力，實時計算出水泵的三相有功功率和無功功率、功率因數等參量，井底水倉的水位和水泵出水口的流量、水泵的三相電壓和電流準確值。把處理運算的結果通過以太網傳到監控中心進行存儲、顯示和打印，同時監控中心根據傳上來的結果進行判斷，然后根據判斷的情況確定是否需要給監控終端發送控制命令。電機保護算法設計方面，主要針對系統數據采集的特點，對相電流、相電壓進行交流信號采樣。對采樣后的數據運用快速傅立葉變換（FFT）進行數值計算，獲得了高精度的測量。系統通訊網絡的設計主要針對系統兩層通訊網絡的協議進行分析與設計。監控中心軟件采用基于Basic的可視化的程序設計語言Visual Basic6．0進行開發。客戶端利用計算機網絡技術，使用B/S模式遠程實現對系統運行數據的傳輸，以便可以查詢實時數據和歷史數據，實現資源共享。

標簽： ARM 煤礦井下水泵電機網絡監控系統

上傳時間： 2013-06-25

上傳用戶：q123321
基于VerilogHDL雙向端口的設計與實現

fpga 設計參考資料。雙向端口設計參考。

標簽： VerilogHDL 雙向端口

上傳時間： 2013-07-09

上傳用戶：waizhang
大型汽輪發電機端部物理場的研究及其進相運行分析

本論文圍繞大容量汽輪發電機的進相運行展開了研究工作。全文共分七章。第一章首先闡述了發電機進相運行的重要性和迫切性，對國內外相關方面的研究概況作了較為系統全面的綜述，并對本論文的研究內容作了簡單介紹。第二章給出了低頻三維渦流電磁場的復邊值問題，并介紹了復矢量場的一些理論基礎。然后分別利用伴隨算子和伴隨場函數(廣義相互作用原理)、最小作用原理和拉格朗日乘子法(廣義變分原理)，建立了低頻三維渦流電磁場中非自伴算子問題的變分描述。上述三種方法所得的結果與Galerkin法的結果完全一致。第三章介紹了圓柱坐標系下基于拱形體單元的三維穩態溫度場有限元計算模型，并將變分法的結果與Galerkin法的結果進行了對比。第四章建立了汽輪發電機端部三維行波渦流電磁場的數學模型，在渦流控制方程中引入了罰函數項以使庫倫規范自動滿足，并應用廣義相互作用原理導出了對應的泛函變分及其有限元計算格式。然后對多臺大容量汽輪發電機端部的渦流電磁場進行了實例計算，并分析了罰函數項對數值解穩定性的影響以及影響端部電磁場的各種因素。第五章建立了大型汽輪發電機端部三維溫度場的有限元計算模型，并應用傳熱學理論研究了散熱系數、等效熱傳導系數等問題。然后求解了QFSS-300-2型汽輪發電機端部大壓圈上的三維溫度場分布，并與兩臺機組多種工況下的實測數據進行了對比。第六章介紹了二維穩態溫度場的邊值問題及其等價變分，導出了其有限元計算格式。然后求解了QFQS-200-2型汽輪發電機端部壓圈上的溫度分布，并與實測數據進行了對比。第七章首先定性研究了汽輪發電機從遲相運行到進相運行過程中不同區域上磁場強度的變化規律。然后介紹了發電機變參數數學模型，結合實測數據以及最小二乘回歸分析計算了發電機穩態運行時的相關電氣參數，并分析了發電機各物理量之間的相互關系。隨后分析了不同工況下發電機端部結構件上的渦流損耗及溫升的變化趨勢。最后，利用發電機變參數模型給出了發電機的飽和功角特性、靜穩極限以及運行極限圖。

標簽： 大型分汽輪發電機物理

上傳時間： 2013-07-10

上傳用戶：stampede
空冷及蒸發冷卻條件下電機定子溫度場研究

該文針對汽輪發電機定子在空冷及蒸發冷卻條件下的溫度分布進行了仿真計算和實驗研究.在仿真方面，對仿真的數值分析方法進行了研究，建立了三維熱傳導模型，分析討論了溫度場計算過程中邊界條件的計算和設置.對三種不同絕緣結構的定子試件，在不同的工況下，進行了溫度場仿真計算.在空冷條件下，進行了三維溫度場仿真，得到了多組曲線，獲得了不同電流密度、不同絕緣結構、不同風速情況下，定子鐵芯和繞組絕緣表面的溫度分布.在蒸發冷卻條件下，對定子進行了二維溫度場的仿真計算，并分析了冷卻介質F-113的不同液位高度對定子溫度分布的影響.在實驗方面，建立了不銹鋼套筒模型，在空冷條件下，測得了不同風速時定子表面的溫升數據，分析了風速、絕緣厚度、以及電流密度對定子溫度場的影響.在蒸發冷卻條件下，測得了定子的溫度分布，并與空冷的數據進行了對比，可以看出在大電流密度條件下，蒸發冷卻技術冷卻效果的優勢非常明顯.通過該文的研究，更直接地了解了在空冷和蒸發冷卻兩種冷卻方式下，定子的溫度分布情況.在工程應用中，可作為選擇電機冷卻方式的參考.

標簽： 冷卻條件下電機定子溫度場

上傳時間： 2013-04-24

上傳用戶：3233
基于ARM的全數字B型超聲診斷儀的設計與研究

超聲理論與技術的快速發展，使超聲設備不斷更新，超聲檢查已成為預測和評價疾病及其治療結果不可缺少的重要方法。超聲診斷技術不僅具有安全、方便、無損、廉價等優點，其優越性還在于它選用診斷參數的多樣性及其在工程上實現的靈活性。全數字B超診斷儀基于嵌入式ARM9+FPGA硬件平臺、LINUX嵌入式操作系統，是一種新型的、操作方便的、技術含量高的機型。它具有現有黑白B超的基本功能，能夠對超聲回波數據進行靈活的處理，從而使操作更加方便，圖象質量進一步提高，并為遠程醫療、圖像存儲、拷貝等打下基礎，是一種很有發展前景、未來市場的主打產品。全數字B型超聲診斷儀的基本技術特點是用數字硬件電路來實現數據量極其龐大的超聲信息的實時處理，它的實現主要倚重于FPGA技術。現在FPGA已經成為多種數字信號處理（DSP）應用的強有力解決方案。硬件和軟件設計者可以利用可編程邏輯開發各種DSP應用解決方案。可編程解決方案可以更好地適應快速變化的標準、協議和性能需求。本論文首先闡述了醫療儀器發展現狀和嵌入式計算機體系結構及發展狀況，提出了課題研究內容和目標。然后從B超診斷原理及全數字B超診斷儀設計入手深入分析了B型超聲診斷儀的系統的硬件體系機構。對系統的總體框架和ARM模塊設計做了描述后，接著分析了超聲信號進行數字化處理的各個子模塊、可編程邏輯器件的結構特點、編程原理、設計流程以及ARM處理模塊和FPGA模塊的主要通訊接口。接著，本論文介紹了基于ARM9硬件平臺的LINUX嵌入式操作系統的移植和設備驅動的開發，詳細描述了B型超聲診斷儀的軟件環境的架構及其設備驅動的詳細設計。最后對整個系統的功能和特點進行了總結和展望。

標簽： ARM 全數字儀的設計超聲診斷

上傳時間： 2013-05-28

上傳用戶：sssnaxie
基于ARM與μCOSⅡ的高端儀表平臺的研究

針對儀器儀表向高端產品的發展趨勢，課題提出并設計實現了一種基于嵌入式μC/OS-Ⅱ操作系統和ARM7微處理器為核心的控制平臺，使儀表的使用更加方便、智能。系統融合了嵌入式系統、USB通信、LAN通信、顯示等多項快速發展的技術，通過USB模塊和LAN網絡的數據傳輸，實現了高端儀表與外部設備的通信，整個平臺具有高速、實時傳輸數據等特性，能夠廣泛地應用于多種行業的現場測量中。硬件方面，課題采用具有ARM7TDMI核的LPC2220微處理器作為系統的控制平臺，并結合應用設計出了顯示模塊、USB通信模塊、LAN通信模塊。控制平臺通過USB通信模塊和LAN通信模塊，建立與外部設備的數據處理通道，將與SPI接口連接的儀表數據進行傳輸處理。USB接口電路采用了Cypress公司的CY7C68001芯片，LAN通信模塊則采用了CIRRUSLOGIC的以太網控制器CS8900實現底層驅動。軟件方面，首先將μC/OS-Ⅱ操作系統移植到ARM7上，并在嵌入式μC/OS-Ⅱ環境下編寫了各硬件模塊的驅動程序。在驅動程序的基礎上設計了VFD顯示程序、USB通信和網絡通信等應用模塊，驗證了數據處理平臺具有的各項功能。網絡通信模塊中，WEB SERVER在控制平臺實現，在上位PC上輸入服務器的固定IP地址，實現控制命令的發送、數據包的接收等功能。經測試，系統運行正常，較好的實現了各項設計目標，從而證明了本文的方法是可行的。本系統為高端儀表的數據處理提供了一個有效的解決方案，具有良好的應用前景。

標簽： ARM COS 高端儀表

上傳時間： 2013-06-06

上傳用戶：cooran
基于ARM的嵌入式視頻服務器設計與實現

視頻監控系統是一種先進的、防范能力強的綜合系統。它通過遙控攝像機及其輔助設備(鏡頭、云臺等)直接觀看被監控場所的一切情況，同時可以把監控場所的圖像內容傳送到監控中心，進行實時遠程監控。隨著計算機、網絡以及圖像處理、傳輸技術的迅猛發展，視頻監控技術也得到飛速發展，視頻監控進入了全數字化的網絡時代，傳統的模擬視頻監控系統和基于PC機的數字視頻監控系統已不能滿足現代社會發展的需要，基于嵌入式技術的網絡視頻監控系統成為視頻監控系統發展的新趨勢，具有廣闊的應用前景和實用價值。本文在總結分析前人研究成果的基礎上，深入系統地研究了基于ARM和Linux的嵌入式系統開發技術，給出了基于ARM的嵌入式視頻服務器的總體設計方案和功能規劃，包括硬件結構和軟件結構，基于B/S(Browser/Server)服務機制的客戶端軟件設計大大降低了客戶端的軟硬件要求。然后，介紹了嵌入式Linux交叉編譯環境的搭建和嵌入式軟件的開發過程，通過BootLoader的配置燒寫和Linux內核的移植編譯，搭建了嵌入式視頻服務器運行開發的軟件平臺。最后詳細分析了嵌入式視頻服務器軟件部分各個功能模塊的設計思路及其關鍵代碼實現，用Liflux vide04linux APIs實現了視頻圖像的采集，視頻數據網絡傳輸采用了基于UDP協議的IP組播方式，而視頻圖像顯示模塊則采用了自行設計實現的基于IPicture COM接口的ActiveX控件，便于維護、更新和升級。本文設計的基于ARM的嵌入式視頻服務器安裝設置方便，遠程客戶端用戶通過IE瀏覽器可直接訪問服務器，實時視頻圖像傳輸流暢，無明顯抖動，具有良好的穩定性、較高的性價比和一定的實用價值。

標簽： ARM 嵌入式視頻服務器

上傳時間： 2013-05-19

上傳用戶：彭玖華
8255中文資料, 數據手冊

8255內部包括三個并行數據輸入/輸出端口，兩個工作方式控制電路，一個讀/寫控制邏輯電路和8位總線緩沖器。各部分功能概括如下：（1）端口A、B、CA口：是一個8位數據輸

標簽： 8255 數據手冊

上傳時間： 2013-05-21

上傳用戶：隱界最新
基于FPGA的多路E1反向復用傳輸芯片的設計與實現

隨著電信數據傳輸對速率和帶寬的要求變得越來越迫切,原有建成的網絡是基于話音傳輸業務的網絡,已不能適應當前的需求.而建設新的寬帶網絡需要相當大的投資且建設工期長,無法滿足特定客戶對高速數據傳輸的近期需求.反向復用技術是把一個單一的高速數據流在發送端拆散并放在兩個或者多個低速數據鏈路上進行傳輸,在接收端再還原為高速數據流.該文提出一種基于FPGA的多路E1反向復用傳輸芯片的設計方案,使用四個E1構成高速數據的透明傳輸通道,支持E1線路間最大相對延遲64ms,通過鏈路容量調整機制,可以動態添加或刪除某條E1鏈路,實現靈活、高效的利用現有網絡實現視頻、數據等高速數據的傳輸,能夠節省帶寬資源,降低成本,滿足客戶的需求.系統分為發送和接收兩部分.發送電路實現四路E1的成幀操作,數據拆分采用線路循環與幀間插相結合的方法,A路插滿一幀(30時隙)后,轉入B路E1間插數據,依此類推,循環間插所有的數據.接收電路進行HDB3解碼,幀同步定位(子幀同步和復幀同步),線路延遲判斷,FIFO和SDRAM實現多路數據的對齊,最后按照約定的高速數據流的幀格式輸出數據.整個數字電路采用Verilog硬件描述語言設計,通過前仿真和后仿真的驗證.以30萬門的FPGA器件作為硬件實現,經過綜合和布線,特別是寫約束和增量布線手動調整電路的布局,降低關鍵路徑延時,最終滿足設計要求.

標簽： FPGA 多路傳輸片的設計

上傳時間： 2013-07-16

上傳用戶：asdkin
可重構FPGA通訊糾錯進化電路及其實現

ASIC對產品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運算速度也受到限制.常規ASIC的硬件具有速度優勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現,使建立在可再配置硬件基礎上的進化硬件(EHW)成為智能硬件電路設計的一種新方法.作為進化算法和可編程器件技術相結合的產物,可重構FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實現方法.論文認為面向分類的專用類可重構FPGA(ASR-FPGA)的研究,可使可重構電路粒度劃分的針對性更強、設計更易實現.論文研究的可重構FPGA的BCH通訊糾錯碼進化電路是一類ASR-FPGA電路的具體方法,具有一定的實用價值.論文所做的工作主要包括:(1)BCH編譯碼電路的設計——求取實驗用BCH碼的生成多項式和校驗多項式及其相應的矩陣并構造實驗用BCH碼;(2)建立基于可重構FPGA的基核——構造具有可重構特性的硬件功能單元,以此作為可重構BCH碼電路的設計基礎;(3)構造實現可重構BCH糾錯碼電路的方法——建立可重構糾錯碼硬件電路算法并進行實驗驗證;(4)在可重構糾錯碼電路基礎上,構造進化硬件控制功能塊的結構,完成各進化RLA控制模塊的驗證和實現.課題是將可重構BCH碼的編譯碼電路的實現作為一類ASR-FPGA的研究目標,主要成果是根據可編程邏輯電路的特點,選擇一種可編程樹的電路模型,并將它作為可重構FPGA電路的基核T;通過對循環BCH糾錯碼的構造原理和電路結構的研究,將基核模型擴展為能滿足糾錯碼電路需要的糾錯碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進行"格式化",使T規則排列在FPGA上,通過對T的控制端的不同配置來實現糾錯碼的各個功能單元;在可重構基核的基礎上提出了糾錯碼重構電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進化硬件描述語言,通過轉換為相應的VHDL語言描述以實現硬件電路;采用RLA模型的有限狀態機FSM方式實現了可重構糾錯碼電路的EHW的各個控制功能塊.在實驗方面,利用Xilinx FPGA開發系統中的VHDL語言和電路圖相結合的設計方法建立了循環糾錯碼基核單元的可重構模型,進行循環糾錯BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進行了FPGA實現.課題在研究模型上選取的是比較基本的BCH糾錯碼電路,立足于解決基于可重構FPGA核的設計的基本問題.課題的研究成果及其總結的一套ASR-FPGA進化硬件電路的設計方法對實際的進化硬件設計具有一定的實際指導意義,提出的基于專用類基核FPGA電路結構的研究方法為新型進化硬件的器件結構的設計也可提供一種借鑒.

標簽： FPGA 可重構通訊糾錯

上傳時間： 2013-07-01

上傳用戶：myworkpost