<code id="yg2u0"></code> 使用QR分解方法計(jì)算矩陣特征值的matlab源碼
標(biāo)簽： matlab 分解方法 計(jì)算 矩陣
上傳時(shí)間： 2016-03-02
上傳用戶：tedo811
根據(jù)DFT的基二分解方法，可以發(fā)現(xiàn)在第L（L表示從左到右的運(yùn)算級(jí)數(shù)，L＝1，2，3…M）級(jí)中，每個(gè)蝶形的兩個(gè)輸入數(shù)據(jù)相距B=2^(L-1)個(gè)點(diǎn)，同一旋轉(zhuǎn)因子對(duì)應(yīng)著間隔為2^L點(diǎn)的2^(M-L)個(gè)蝶形。從輸入端開始，逐級(jí)進(jìn)行，共進(jìn)行M級(jí)運(yùn)算。在進(jìn)行L級(jí)運(yùn)算時(shí)，依次求出個(gè)2^(L-1)不同的旋轉(zhuǎn)因子，每求出一個(gè)旋轉(zhuǎn)因子，就計(jì)算完它對(duì)應(yīng)的所有的2^(M-L)個(gè)蝶形。因此我們可以用三重循環(huán)程序?qū)崿F(xiàn)FFT變換。同一級(jí)中，每個(gè)蝶形的兩個(gè)輸入數(shù)據(jù)只對(duì)本蝶形有用，而且每個(gè)蝶形的輸入、輸出數(shù)據(jù)節(jié)點(diǎn)又同在一條水平線上，所以輸出數(shù)據(jù)可以立即存入原輸入數(shù)據(jù)所占用的存儲(chǔ)單元。這種方法可稱為原址計(jì)算，可節(jié)省大量的存儲(chǔ)單元。附件包含算法流程圖和源程序。
上傳時(shí)間： 2013-12-25
上傳用戶：qiao8960
WBS方法。 工作分解方法的參考指導(dǎo)手冊(cè)。 老外寫的，確實(shí)有用。 尤其對(duì)項(xiàng)目管理人員和負(fù)責(zé)協(xié)作工作人員，有很強(qiáng)的參考價(jià)值。
上傳時(shí)間： 2016-10-05
上傳用戶：古谷仁美
這是改進(jìn)的經(jīng)驗(yàn)?zāi)Ｊ?b>分解方法，用積分中值求解均值，比之前的包絡(luò)線求解要精度高
標(biāo)簽： 經(jīng)驗(yàn) 模式 分解方法
上傳時(shí)間： 2014-01-01
上傳用戶：181992417
在熟練掌握C語(yǔ)言的基本知識(shí)：數(shù)據(jù)類型（整形、實(shí)型、字符型、指針、數(shù)組、結(jié)構(gòu)等）；運(yùn)算類型（算術(shù)運(yùn)算、邏輯運(yùn)算、自增自減運(yùn)算、賦值運(yùn)算等）；程序結(jié)構(gòu)（順序結(jié)構(gòu)、判斷選擇結(jié)構(gòu)、循環(huán)結(jié)構(gòu)）；大程序的功能分解方法（即函數(shù)的使用）等。
標(biāo)簽： 運(yùn)算 C語(yǔ)言 基本知識(shí) 減
上傳時(shí)間： 2013-12-13
上傳用戶：qwe1234
給定一個(gè)整數(shù)n，對(duì)其進(jìn)行因子分解，編寫程序，求解所有的分解方法，并統(tǒng)計(jì)其有多少種不同的分解方法。 輸入要求： 輸入整數(shù)n，占1行。
上傳時(shí)間： 2016-05-04
上傳用戶：supercjy009
一種矩陣分解的算法，使用了喬列斯基分解方法進(jìn)行分解
標(biāo)簽： 分解
上傳時(shí)間： 2017-12-23
上傳用戶：1553440
該文利用FPGA技術(shù),設(shè)計(jì)了全概率寬帶數(shù)字接收機(jī)的實(shí)驗(yàn)平臺(tái),并在其上提出了數(shù)字接收機(jī)實(shí)現(xiàn)的可行性方法,以及對(duì)這些方法的驗(yàn)證.該文的主要貢獻(xiàn)和創(chuàng)新有以下幾個(gè)方面.提出了并行結(jié)構(gòu)算法的工程實(shí)現(xiàn),討論了解決前端采樣的高速數(shù)據(jù)流遠(yuǎn)遠(yuǎn)超過(guò)后端DSP處理能力問題的可行性方法.利用多相濾波下變頻的并行結(jié)構(gòu)特點(diǎn),使濾波器能夠以高效的形式實(shí)現(xiàn),也使得后端的混頻能夠工作在一個(gè)較低的速率上.經(jīng)過(guò)多相濾波下變頻處理后的數(shù)據(jù),在速率和數(shù)量上都有大幅減少,達(dá)到了現(xiàn)有通用DSP器件的處理能力的要求.針對(duì)多相濾波下變頻與短數(shù)據(jù)快速測(cè)頻算法的特點(diǎn),用FPGA搭建了其實(shí)驗(yàn)?zāi)Ｐ?并利用微機(jī)EPP接口,對(duì)實(shí)驗(yàn)?zāi)繕?biāo)板進(jìn)行控制并與其進(jìn)行數(shù)據(jù)交換.利用FPGA的在線編程特性,可以方便靈活對(duì)各種實(shí)現(xiàn)方法加以驗(yàn)證、比較.同時(shí)也給調(diào)試帶來(lái)了方便,可以每個(gè)模塊單獨(dú)調(diào)試而不用改變硬件結(jié)構(gòu),使調(diào)試效率大大提高.該平臺(tái)也可用來(lái)對(duì)其他數(shù)字處理算法進(jìn)行實(shí)現(xiàn)性分析與實(shí)驗(yàn).參考軟件無(wú)線電設(shè)計(jì)的概念和國(guó)內(nèi)外相關(guān)文獻(xiàn),提出了多項(xiàng)濾波下變頻結(jié)構(gòu)的FPGA實(shí)現(xiàn).傳統(tǒng)的DDC通過(guò)數(shù)字混頻、濾波、抽取實(shí)現(xiàn)數(shù)字下變頻,在高速A/D和電子偵察環(huán)境條件下商用DDC不能使用.該文采用濾波器多相分解方法,按數(shù)字混頻序列劃分調(diào)諧信道,使用先抽取,后低通濾波,再混頻的數(shù)字下變頻結(jié)構(gòu),高效實(shí)現(xiàn)了變載頻帶通信號(hào)數(shù)字下變頻.結(jié)合多相濾波下變頻結(jié)構(gòu)、算法對(duì)測(cè)頻精度及速度的要求,提出了短數(shù)據(jù)快速測(cè)頻算法的具體實(shí)現(xiàn),使用流水線的設(shè)計(jì)方法,提高了系統(tǒng)的數(shù)據(jù)吞吐率,在盡可能短的時(shí)間內(nèi)提供多相濾波下變頻所需的載頻位置信息.以上兩部分的FPGA實(shí)現(xiàn)除了純粹的算法模塊外,還包括測(cè)試用的外圍模塊,以及運(yùn)行于實(shí)驗(yàn)平臺(tái)上的控制模塊、緩存、數(shù)據(jù)控制等.這些模塊也用FPGA來(lái)實(shí)現(xiàn).
標(biāo)簽： FPGA 寬帶 實(shí)驗(yàn) 射頻
上傳時(shí)間： 2013-06-22
上傳用戶：haoxiyizhong
在linux系統(tǒng)下G－S算法，用區(qū)域分解方法的并行實(shí)現(xiàn)，運(yùn)行環(huán)境與紅黑排序相同
上傳時(shí)間： 2014-01-03
上傳用戶：TRIFCT
射頻信號(hào)的去噪，純凈信號(hào)為數(shù)字調(diào)制的AN,FM,BPSK信號(hào)，噪聲為高斯白噪聲。應(yīng)用SVD分解方法進(jìn)行去噪。
上傳時(shí)間： 2014-09-03
上傳用戶：王楚楚
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
