用vhdl實(shí)現(xiàn)的分頻器，可產(chǎn)生任意對(duì)主時(shí)鐘的分頻，從而是實(shí)現(xiàn)不同頻率pwm的控制
標(biāo)簽： vhdl 分頻器
上傳時(shí)間： 2016-06-01
上傳用戶：6546544
交流調(diào)功器的程序，現(xiàn)場(chǎng)應(yīng)用無(wú)誤，直接打開keil工程即可
標(biāo)簽： 交流 調(diào)功器 程序
上傳時(shí)間： 2016-06-05
上傳用戶：1079836864
BCSCTL1 = 0X00 //將寄存器的內(nèi)容清零 XT2震蕩器開啟 LFTX1工作在低ACLK的分頻因子為1
標(biāo)簽： BCSCTL1 LFTX1 0X00 ACLK
上傳時(shí)間： 2014-01-22
上傳用戶：asdfasdfd
雙人搶答器的程序,可以加分減分等,還可以用指示燈表示開始搶答和搶答結(jié)束
標(biāo)簽： 分 搶答 搶答器 減
上傳時(shí)間： 2016-06-11
上傳用戶：zhangliming420
分頻器是FPGA設(shè)計(jì)中使用頻率非常高的基本單元之一。盡管目前在大部分設(shè)計(jì)中還廣泛使用集成鎖相環(huán)(如altera的PLL，Xilinx的DLL)來(lái)進(jìn)行時(shí)鐘的分頻、倍頻以及相移設(shè)計(jì)，但是，對(duì)于時(shí)鐘要求不太嚴(yán)格的設(shè)計(jì)，通過(guò)自主設(shè)計(jì)進(jìn)行時(shí)鐘分頻的實(shí)現(xiàn)方法仍然非常流行。首先這種方法可以節(jié)省鎖相環(huán)資源，再者，這種方式只消耗不多的邏輯單元就可以達(dá)到對(duì)時(shí)鐘操作的目的。 偶數(shù)倍分頻：偶數(shù)倍分頻應(yīng)該是大家都比較熟悉的分頻，通過(guò)計(jì)數(shù)器計(jì)數(shù)是完全可以實(shí)現(xiàn)的。如進(jìn)行N倍偶數(shù)分頻，那么可以通過(guò)由待分頻的時(shí)鐘觸發(fā)計(jì)數(shù)器計(jì)數(shù)，當(dāng)計(jì)數(shù)器從0計(jì)數(shù)到N/2-1時(shí)，輸出時(shí)鐘進(jìn)行翻轉(zhuǎn)，并給計(jì)數(shù)器一個(gè)復(fù)位信號(hào)，使得下一個(gè)時(shí)鐘從零開始計(jì)數(shù)。以此循環(huán)下去。這種方法可以實(shí)現(xiàn)任意的偶數(shù)分頻。
標(biāo)簽： altera FPGA PLL 分頻器
上傳時(shí)間： 2016-06-14
上傳用戶：wpwpwlxwlx
一個(gè)可實(shí)現(xiàn)多倍（次）分頻器VHDL源代碼設(shè)計(jì)
標(biāo)簽： VHDL 分頻器 源代碼
上傳時(shí)間： 2014-01-27
上傳用戶：2467478207
一個(gè)基于CPLD/FPGA的半整數(shù)分頻器的設(shè)計(jì)的文檔資料
標(biāo)簽： CPLD FPGA 整數(shù) 分頻器
上傳時(shí)間： 2016-07-13
上傳用戶：CHENKAI
好的分頻器設(shè)計(jì)程序，有三個(gè)，二分頻，八分頻隨便改，比較實(shí)用
標(biāo)簽： 分頻器 設(shè)計(jì)程序
上傳時(shí)間： 2016-07-15
上傳用戶：songyue1991
（1）利用單片機(jī)定時(shí)器中斷和定時(shí)器計(jì)數(shù)方式實(shí)現(xiàn)秒、分定時(shí)。 （2）通過(guò)LED顯示程序的調(diào)整，熟悉8155與8051，8155與LED的接口技術(shù)
標(biāo)簽： LED 用單片機(jī) 定時(shí)器中斷 定時(shí)器
上傳時(shí)間： 2013-11-29
上傳用戶：yd19890720
Classifier4J是一個(gè)很好的基于java的分類器,里面有Native bayes和KNN等方法的文本分類.另外還 提供了分詞和自動(dòng)摘要等功能
標(biāo)簽： Classifier4J Native bayes java
上傳時(shí)間： 2016-08-14
上傳用戶：lwwhust
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
