主時鐘為15.36MHz的帶選通的8位輸出分頻器，可得到100Hz,120Hz,1kHz,10kHz的頻率
標簽： 15.36 MHz 主時鐘 8位
上傳時間： 2016-11-28
上傳用戶：lizhen9880
該模塊為分頻器，將1KHZ的時鐘頻率分頻成每分鐘一次的時鐘頻率 事實上，該源碼可以實現任意整數的分頻，主要讓N的值設置好相應的數字
標簽： 模塊 分頻器
上傳時間： 2013-12-30
上傳用戶：xlcky
利用VHDL語言描述的5分頻器（改變程序中m1,m2值，可作為任意奇數分頻器）
標簽： VHDL 語言 分頻器 改變
上傳時間： 2013-12-23
上傳用戶：稀世之寶039
任意小數分頻器產生原理，及詳細說明文檔，任意數分頻(包括奇偶數和小數)的設計方法(含VHDL例子)
標簽： 小數分頻器
上傳時間： 2013-12-11
上傳用戶：daoxiang126
利用數控分頻器設計硬件電子琴.硬件電子琴電路模塊設計
標簽： 硬件 電子琴 數控 分頻器
上傳時間： 2013-11-28
上傳用戶：Shaikh
數控分頻器的設計 數控分頻器的功能就是當在輸入端給定不同輸入數據時，將對輸入的時鐘信號有不同的分頻比，例3的數控分頻器就是用計數值可并行預置的加法計數器設計完成的，方法是將計數溢出位與預置數加載輸入信號相接即可。
標簽： 數控 分頻器 數據 輸入端
上傳用戶：黑漆漆
半整數分頻器的設計 請不要上傳有版權爭議的內容和木馬病毒代碼
標簽： 整數 分頻器 代碼 木馬
上傳時間： 2014-08-16
上傳用戶：trepb001
這是我在ISP編程實驗中獨立編寫的一個采用行為描述方式實現的分頻器，通過兩個并行進程對輸入信號CLK進行8分頻，占空比為1:7
標簽： ISP 編程實驗 獨立 方式
上傳時間： 2017-01-19
上傳用戶：xiaohuanhuan
數字電子課程設計報告,題目一:三態邏輯電平測試器電路的設計 題目二:分壓式工作點穩定電路Multisim仿真 內附詳細的設計原理及原理圖
標簽： Multisim 數字 報告 三態
上傳時間： 2013-11-26
上傳用戶：CHINA526
紹 了一 種基 于 單 片機借 助 CAN總 線技 術設 計 的分 布 式 區域 交通信 號 燈 智能控 制 系統 。 系統 采 用 AT89C51作 為核 心控 制 器 ，紅 外 接 收 器接 收 來 自發 射 器 的紅 外信 號 ，經 解調 后 輸入 單 片機進 行 處理 ，單 片機 與 CAN 總 線控 制 器構 成 CAN 總線通信 系統進行數據傳輸 ，實現了根據車流信息、遙控 、PC機控制的系統設計。文章詳細介紹 了系統總體方案及部分硬 件 設 計 方 案
標簽： CAN 89C C51
上傳時間： 2017-01-26
上傳用戶：hjshhyy
蟲蟲下載站版權所有 京ICP備2021023401號-1
