<fieldset id="82css"></fieldset>
基于CPLD／FPGA的可編程邏輯器件，借助單片機AT89C51；利用標準頻率50～100MHz的周期信號實現系統計數的等精度測量技術。同時采用閘門測量技術完成脈寬,占空比的測量。
標簽： CPLD FPGA 可編程邏輯器件
上傳時間： 2013-08-09
上傳用戶：yd19890720
用 ＦＰＧＡ 可編程器件和 ＶＨＤＬ 硬件描述語言來實現 Ｆｌａｓｈ 編程器
標簽： Flash FPGA VHDL 可編程器件
上傳時間： 2013-08-10
上傳用戶：450976175
為優秀的單片機仿真軟件proteus寫的實驗程序例子\r\n不但可以仿真mcu,外圍器件也可以仿真\r\n跑馬燈的實驗\r\n
標簽： proteus 實驗 程序
上傳用戶：1427796291
利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數碼管）之外的所有數字電路功能。所有數字邏輯功能都在CPLD器件上用VHDL語言實現。這樣設計具有體積小、設計周期短（設計過程中即可實現時序仿真）、調試方便、故障率低、修改升級容易等特點
標簽： CPLD VHDL 數字邏輯 器件
上傳時間： 2013-08-11
上傳用戶：hn891122
設計了一種基于ＣＰＬＤ（復雜可編程邏輯器件）的低頻數字相位測量儀
標簽： 可編程邏輯器件 低頻 數字 相位測量儀
上傳用戶：a155166
用FPGA器件實現UART核心功能的一種方法.doc
標簽： FPGA UART 器件 核心
上傳時間： 2013-08-14
上傳用戶：1583060504
]本文介紹了如何利用CPLD(復雜可編程邏輯器件)與單片機的結合實現并行I／\r\nO(輸入／輸出)接口的擴展。該設計與用8255做并行I／O接口相比，與單片機軟件完全兼容，\r\n同時擁有速度快，功耗低，價格便宜，使用靈活等特點
標簽： CPLD 如何利用 單片機 并行
上傳用戶：xa_lgy
摘 要：介紹了直接數字頻率合成 (DDS) 技術的基本原理，給出了基于Altera公司FPGA器件的一個三相正弦信號發生器的設計方案，同時給出了其軟件程序和仿真結果。仿真結果表明：該方法生成的三相正弦信號具有對稱性好、波形失真小、頻率精度高等優點，且輸出頻率可調。\r\n關鍵詞：直接數字頻率合成；現場可編程門陣列；FPGA；三相正弦信號
標簽： DDS 數字頻率合成
上傳用戶：kernor
XilinxFPGA器件的底層硬件設計技巧
標簽： XilinxFPGA 器件 底層 硬件
上傳用戶：daijun20803
iic總線協議～IIC總線通訊接口器件的CPLD實現，網上下載的資料～～很不錯
標簽： CPLD IIC 總線通訊 接口器件
上傳用戶：xingisme
蟲蟲下載站版權所有 京ICP備2021023401號-1
