SystemView的庫資源十分豐富，包括含若干圖標(biāo)的基本庫（Main Library）及專業(yè)庫(Optional Library)，基本庫中包括多種信號源、接收器、加法器、乘法器，各種函數(shù)運(yùn)算器等；專業(yè)庫有通訊（Communication）、邏輯（Logic）、數(shù)字信號處理（DSP）、射頻/模擬（RF/Analog）等；它們特別適合于現(xiàn)代通信系統(tǒng)的設(shè)計(jì)、仿真和方案論證，尤其適合于無線電話、無繩電話、尋呼機(jī)、調(diào)制解調(diào)器、衛(wèi)星通訊等通信系統(tǒng)；并可進(jìn)行各種系統(tǒng)時(shí)域和頻域分析、譜分析，及對各種邏輯電路、射頻/模擬電路（混合器、放大器、RLC電路、運(yùn)放電路等）進(jìn)行理論分析和失真分析。 System View能自動執(zhí)行系統(tǒng)連接檢查，給出連接錯(cuò)誤信息或尚懸空的待連接端信息，通知用戶連接出錯(cuò)并通過顯示指出出錯(cuò)的圖標(biāo)。這個(gè)特點(diǎn)對用戶系統(tǒng)的診斷是十分有效的。 System View的另一重要特點(diǎn)是它可以從各種不同角度、以不同方式，按要求設(shè)計(jì)多種濾波器，并可自動完成濾波器各指標(biāo)—如幅頻特性（伯特圖）、傳遞函數(shù)、根軌跡圖等之間的轉(zhuǎn)換。 在系統(tǒng)設(shè)計(jì)和仿真分析方面，System View還提供了一個(gè)真實(shí)而靈活的窗口用以檢查、分析系統(tǒng)波形。在窗口內(nèi)，可以通過鼠標(biāo)方便地控制內(nèi)部數(shù)據(jù)的圖形放大、縮小、滾動等。另外，分析窗中還帶有一個(gè)功能強(qiáng)大的“接收計(jì)算器”，可以完成對仿真運(yùn)行結(jié)果的各種運(yùn)算、譜分析、濾波。 System View還具有與外部文件的接口，可直接獲得并處理輸入/輸出數(shù)據(jù)。提供了與編程語言VC++或仿真工具M(jìn)atlab的接口，可以很方便的調(diào)用其函數(shù)。還具備與硬件設(shè)計(jì)的接口：與Xilinx公司的軟件Core Generator配套，可以將System View系統(tǒng)中的部分器件生成下載FPGA芯片所需的數(shù)據(jù)文件；另外，System View還有與DSP芯片設(shè)計(jì)的接口，可以將其DSP庫中的部分器件生成DSP芯片編程的C語言源代碼。
標(biāo)簽： SYSTEMVIEW 教材
上傳時(shí)間： 2013-04-24
上傳用戶：doudouzdz
目前，數(shù)字技術(shù)已滲透到科研、生產(chǎn)和人們?nèi)粘Ｉ畹母鱾€(gè)領(lǐng)域。從計(jì)算機(jī)到家用電器，從手機(jī)到數(shù)字電話，以及絕大部分新研制的醫(yī)用設(shè)備、軍用設(shè)備等，無不盡可能地采用了數(shù)字技術(shù)。 數(shù)字系統(tǒng)是對數(shù)字信息進(jìn)行存儲、傳輸、處理的電子系統(tǒng)。 通常把門電路、觸發(fā)器等稱為邏輯器件，將由邏輯器件構(gòu)成，能執(zhí)行某單一功能的電路，如計(jì)數(shù)器、譯碼器、加法器等，稱為邏輯功能部件，把由邏輯功能部件組成的能實(shí)現(xiàn)復(fù)雜功能的數(shù)字電路稱數(shù)字系統(tǒng)。復(fù)雜的數(shù)字系統(tǒng)可以分割成若干個(gè)子系統(tǒng)，例如計(jì)算機(jī)就是一個(gè)內(nèi)部結(jié)構(gòu)相當(dāng)復(fù)雜的數(shù)字系統(tǒng)。 不論數(shù)字系統(tǒng)的復(fù)雜程度如何，規(guī)模大小怎樣，就其實(shí)質(zhì)而言皆為邏輯問題，從組成上說是由許多能夠進(jìn)行各種邏輯操作的功能部件組成的，這類功能部件，可以是SSI邏輯部件，也可以是各種MSI、LSI邏輯部件，甚至可以是CPU芯片。由于各功能部件之間的有機(jī)配合，協(xié)調(diào)工作，使數(shù)字電路成為統(tǒng)一的數(shù)字信息存儲、傳輸、處理的電子電路。 與數(shù)字系統(tǒng)相對應(yīng)的是模擬系統(tǒng)，和模擬系統(tǒng)相比，數(shù)字系統(tǒng)具有工作穩(wěn)定可靠，抗干擾能力強(qiáng)，便于大規(guī)模集成，易于實(shí)現(xiàn)小型化、模塊化等優(yōu)點(diǎn)。
標(biāo)簽： 數(shù)字系統(tǒng) 概念設(shè)計(jì)
上傳時(shí)間： 2013-07-06
上傳用戶：yepeng139
正交頻分復(fù)用(OnIlogonaJ Frequency Division Multiplexing，OFDM)技術(shù)通過將整個(gè)信道分為多個(gè)帶寬相等并行傳輸?shù)淖有诺溃ㄟ^將信息經(jīng)過子信道獨(dú)立傳輸來實(shí)現(xiàn)通信，子信道的正交性可以保證最大限度的利用頻譜資源。OFDM系統(tǒng)通過循環(huán)前綴來消除符號間干擾(ISI)，通過IDFT/DFT調(diào)制解調(diào)降低了系統(tǒng)實(shí)現(xiàn)的復(fù)雜度。由于其頻譜利用率高，抗多徑能力強(qiáng)，在多種通信場合中都得到了應(yīng)用。雖然有著上述優(yōu)點(diǎn)，但為了準(zhǔn)確的恢復(fù)信號，信道估計(jì)是OFDM系統(tǒng)中必須實(shí)現(xiàn)的一環(huán)。 本文正是針對OFDM接收機(jī)中的信道估計(jì)模塊的運(yùn)算部件的實(shí)現(xiàn)進(jìn)行了研究。首先，研究了OFDM信道估計(jì)的LS算法，一階線性插值算法，二次多項(xiàng)式插值算法，建立了適用于寬帶通信系統(tǒng)的信道估計(jì)模塊模型。其次研究了加法器電路和乘法器電路的實(shí)現(xiàn)，包括進(jìn)位行波加法器，曼徹斯特進(jìn)位鏈，超前進(jìn)位加法器和乘法原理，陣列乘法器，wallace樹乘法器及BOOTH編碼算法，并分析了各種電路的特性及優(yōu)缺點(diǎn)。接著研究了幾種主要的除法器設(shè)計(jì)算法，包括數(shù)字循環(huán)算法，基于函數(shù)迭代的算法，以及CORDIC算法，結(jié)合信道估計(jì)的特點(diǎn)選擇了函數(shù)迭代和CORDIC算法作為具體實(shí)現(xiàn)的方法。最后，在前面的設(shè)計(jì)的基礎(chǔ)上在FPGA芯片上實(shí)現(xiàn)了前面的設(shè)計(jì)方案。
標(biāo)簽： OFDM FPGA 信道估計(jì) 模塊
上傳時(shí)間： 2013-06-06
上傳用戶：yyyyyyyyyy
隨著數(shù)字信號處理技術(shù)應(yīng)用的不斷深入，數(shù)字信號處理系統(tǒng)的實(shí)現(xiàn)面臨著很多挑戰(zhàn)，其中面臨的四個(gè)主要問題是：速度、設(shè)計(jì)規(guī)模、功耗和開發(fā)周期。因此許多數(shù)字信號處理的實(shí)現(xiàn)方法被提出，其中基于FPGA的實(shí)現(xiàn)技術(shù)就是其中的重要技術(shù)之一。 本文以數(shù)字信號處理系統(tǒng)的實(shí)現(xiàn)為應(yīng)用背景，著重研究了基于FPGA的數(shù)字濾波器實(shí)現(xiàn)技術(shù)。本文分為兩個(gè)主要部分： 第一部分以Xilinx公司的FPGA為例，總結(jié)了FPGA設(shè)計(jì)的基本方法及設(shè)計(jì)流程，并在此基礎(chǔ)上介紹了一種用于產(chǎn)品快速開發(fā)的設(shè)計(jì)方式—基于SystemGenerator的設(shè)計(jì)方式，這種設(shè)計(jì)方式向數(shù)字信號處理系統(tǒng)的設(shè)計(jì)者提供了自上而下的FPGA解決方案。 第二部分系統(tǒng)地研究了基于FPGA的數(shù)字濾波器實(shí)現(xiàn)技術(shù)。該部分首先研究了三種適合于FPGA的FIR濾波器實(shí)現(xiàn)方法，直接結(jié)構(gòu)、轉(zhuǎn)置結(jié)構(gòu)及分布式算法。其次，討論了針對直接結(jié)構(gòu)FIR濾波器的乘法器優(yōu)化技術(shù)，CSD編碼和系數(shù)分解，以及針對轉(zhuǎn)置結(jié)構(gòu)FIR濾波器的乘法器優(yōu)化技術(shù)，簡化加法器圖，并結(jié)合實(shí)例給出了它們的優(yōu)化效果。再次，介紹了直接結(jié)構(gòu)FIR濾波器中常用多操作數(shù)加法實(shí)現(xiàn)方法，二叉樹和Wallace樹，并在Wallace樹的基礎(chǔ)上提出了一種適合于FPGA的1比特多操作數(shù)加法結(jié)構(gòu)，這種實(shí)現(xiàn)結(jié)構(gòu)在實(shí)現(xiàn)采樣字長與系數(shù)字長均為l比特的FIR濾波器時(shí)，使FPGA的資源利用率得到明顯提高。最后還給出了三種FIR濾波器實(shí)現(xiàn)方法在FPGA中應(yīng)用的優(yōu)缺點(diǎn)及其適用性，并給出了一個(gè)帶通濾波器的設(shè)計(jì)實(shí)例。 論文的研究成果已應(yīng)用于“北斗一號”導(dǎo)航定位接收機(jī)中。
標(biāo)簽： FPGA 數(shù)字濾波器 實(shí)現(xiàn)技術(shù)
上傳時(shí)間： 2013-08-01
上傳用戶：Andy123456
本文的目的就是研究如何應(yīng)用FPGA這種大規(guī)模的可編程邏輯器件實(shí)現(xiàn)CCD（Charge Coupled Device，電荷耦合器件）數(shù)字圖像的實(shí)時(shí)采集及預(yù)處理。基于對實(shí)時(shí)圖像處理系統(tǒng)的研究與設(shè)計(jì)，本文主要研究工作及成果如下： 1.本論文詳細(xì)的介紹了圖像采集卡的結(jié)構(gòu)和基本工作原理。同時(shí)，針對高分辨率的CCD攝像機(jī)，探討了有關(guān)點(diǎn)目標(biāo)與CCD像元一一對應(yīng)的圖像采集及其硬件和軟件設(shè)計(jì)方法。 2.本文分析了星圖中弱小目標(biāo)、噪聲以及背景的特點(diǎn)，給出了點(diǎn)目標(biāo)的場景圖像的數(shù)學(xué)模型及復(fù)雜背景下點(diǎn)目標(biāo)檢測的預(yù)處理方法。針對星圖灰度分布的特點(diǎn)，采用高斯低通濾波算法和高通濾波算法對星圖進(jìn)行預(yù)處理，同時(shí)還對圖像掃描聚類算法進(jìn)行了研究與分析。 3.數(shù)字信號處理器常常因?yàn)樵趶?fù)雜性、運(yùn)算速度等方面的限制，難以實(shí)時(shí)的實(shí)現(xiàn)復(fù)雜的檢測算法。本文采用FPGA技術(shù)，實(shí)現(xiàn)了復(fù)雜背景下弱點(diǎn)目標(biāo)的預(yù)處理算法，解決了計(jì)算、數(shù)據(jù)緩沖和存儲操作協(xié)調(diào)一致的問題，同時(shí)采用并行高密度加法器和流水線的工作方式，使整個(gè)系統(tǒng)的數(shù)據(jù)交換和處理速度得以很大的提高，合理的解決了資源和速度之間的相互制約問題，并在實(shí)際中取得滿意的結(jié)果。
上傳時(shí)間： 2013-07-03
上傳用戶：wang5829
隨著技術(shù)的飛速發(fā)展,電力電子裝置如變頻設(shè)備、變流設(shè)備等容量日益擴(kuò)大,數(shù)量日益增多,使得電網(wǎng)中的諧波污染日益嚴(yán)重,給電力系統(tǒng)和各類用電設(shè)備帶來危害,輕則增加能耗,縮短設(shè)備使用壽命,重則造成用電事故,影響安全生產(chǎn).電力系統(tǒng)中的諧波問題早在20世紀(jì)20年代就引起了人們的注意.近年來,產(chǎn)生諧波的設(shè)備類型及數(shù)量均已劇增,并將繼續(xù)增長,諧波造成的危害也日趨嚴(yán)重.該論文分析比較了傳統(tǒng)測量諧波裝置和基于FPGA的新型諧波測量儀器的特性.分析了基于FFT的諧波測量方法,綜述了可編程元器件的發(fā)展過程、主要工藝發(fā)展及目前的應(yīng)用情況,并介紹了一種主流硬件描述語言Verilog HDL的語法及其具體應(yīng)用.分析了高速數(shù)字信號系統(tǒng)的信號完整性問題,提出了使用FPGA實(shí)現(xiàn)的整合處理器解決高速數(shù)字系統(tǒng)信號完整性問題的方法,并比較分析了各種主流的整合處理器解決方案的優(yōu)缺點(diǎn).分析了使用實(shí)時(shí)操作系統(tǒng)進(jìn)行復(fù)雜嵌入式系統(tǒng)軟件開發(fā)的優(yōu)缺點(diǎn),并在該系統(tǒng)軟件開發(fā)中成功移植應(yīng)用了實(shí)時(shí)操作系統(tǒng)UCOSII,改造了該操作系統(tǒng)中內(nèi)存管理方式.研究了使用FPGA實(shí)現(xiàn)FFT算法的優(yōu)缺點(diǎn),對比分析了主要硬件實(shí)現(xiàn)架構(gòu)的性能和優(yōu)缺點(diǎn),提出了一種基于浮點(diǎn)數(shù)的FFT算法FPGA實(shí)現(xiàn)架構(gòu),詳細(xì)設(shè)計(jì)了基于浮點(diǎn)數(shù)的硬件乘法器和加法器.該設(shè)計(jì)架構(gòu)運(yùn)行穩(wěn)定,計(jì)算速度快捷.并通過實(shí)際仿真驗(yàn)證了該設(shè)計(jì)的正確性和優(yōu)越性.最終通過以上工作設(shè)計(jì)實(shí)現(xiàn)了一種新型的基于FPGA的諧波測量儀,該儀器的變送單元和采樣單元通過實(shí)際型式試驗(yàn)檢驗(yàn),符合設(shè)計(jì)要求.該儀器的FPGA單元通過系統(tǒng)仿真,符合設(shè)計(jì)要求.
上傳時(shí)間： 2013-04-24
上傳用戶：diertiantang
光纖陀螺儀是激光陀螺的一種，它采用的是Sagnac干涉原理，以激光作為光源，用光纖構(gòu)成環(huán)形光路并檢測出由正反時(shí)針沿光纖傳輸?shù)膬墒猓S光纖環(huán)轉(zhuǎn)動而產(chǎn)生的兩路激光束之間的相位差，由此計(jì)算出旋轉(zhuǎn)的角速度。本論文所討論的干涉型閉環(huán)光纖陀螺的實(shí)現(xiàn)是基于DSP和PGGA兩個(gè)數(shù)字器件所搭建起來的，本章圍繞著這兩個(gè)器件來說明整個(gè)閉環(huán)光纖陀螺的構(gòu)成和工作原理。在整個(gè)系統(tǒng)中，DSP和PGGA分別擔(dān)任同的角色，分別完成不同的功能。總的說來，PGGA主要實(shí)現(xiàn)整個(gè)系統(tǒng)的時(shí)序控制和閉環(huán)回路，以及為DSP提供原始濾波數(shù)據(jù)；而DSP主要的工作是從PGGA那里取來第一個(gè)加法器輸出的數(shù)據(jù)作為原始數(shù)據(jù)，再對數(shù)據(jù)進(jìn)行濾波處理，最后的處理結(jié)果作為轉(zhuǎn)速的信息送給捷聯(lián)慣導(dǎo)系統(tǒng)。文章主要圍繞著如何提高陀螺的靈敏性能和穩(wěn)定性來展開。分別從軟件和硬件兩個(gè)方面來討論如何提高陀螺的性能。軟件方面主要討論了前端采樣信號處理；陀螺轉(zhuǎn)速信息的濾波輸出以及閉環(huán)的調(diào)節(jié)。硬件方面主要討論了如何提高系統(tǒng)的穩(wěn)定性、減小干涉信號的噪聲以及如何處理好DSP和PGGA之間的通信問題。 實(shí)踐表明，運(yùn)用文中所討論的方法，陀螺的靈敏度和穩(wěn)定性都有一定的提高，理論和方法切實(shí)有效。
標(biāo)簽： FPGA DSP 閉環(huán) 光纖陀螺儀
上傳時(shí)間： 2013-04-24
上傳用戶：中國空軍
在很多高精度計(jì)算場合需要采用浮點(diǎn)運(yùn)算。過去用門電路進(jìn)行各種運(yùn)算通常為定點(diǎn)運(yùn)算，但其計(jì)算精度有限。隨著現(xiàn)場可編程門陣（FPGA）的迅速發(fā)展，可以采用FPGA實(shí)現(xiàn)浮點(diǎn)運(yùn)算。 本文首先介紹定點(diǎn)數(shù)和浮點(diǎn)數(shù)的格式，完成基于FPGA的幾種常用浮點(diǎn)運(yùn)算器的VHDL設(shè)計(jì)，包括浮點(diǎn)數(shù)與定點(diǎn)數(shù)之間的相互轉(zhuǎn)換，浮點(diǎn)加法器、減法器、乘法器以及除法器。在這些浮點(diǎn)運(yùn)算單元電路中采用多級流水線技術(shù)，并在某些方面優(yōu)化算法，提高了運(yùn)算器的性能。在此基礎(chǔ)上討論浮點(diǎn)運(yùn)算器的應(yīng)用，通過調(diào)用自主開發(fā)的浮點(diǎn)乘、加模塊設(shè)計(jì)浮點(diǎn)FIR濾波器，并將其應(yīng)用于正交中頻采樣，結(jié)果表明浮點(diǎn)運(yùn)算的正交中頻采樣可以得到更高的鏡頻抑制比。最后應(yīng)用浮點(diǎn)運(yùn)算模塊設(shè)計(jì)浮點(diǎn)FFT處理器，在FPGA中實(shí)現(xiàn)高精度的FFT處理。
標(biāo)簽： FPGA 浮點(diǎn)運(yùn)算器
上傳時(shí)間： 2013-05-20
上傳用戶：hechao3225
基于微處理器的數(shù)字PID控制器改變了傳統(tǒng)模擬PID控制器參數(shù)整定不靈活的問題。但是常規(guī)微處理器容易在環(huán)境惡劣的情況下出現(xiàn)程序跑飛的問題，如果實(shí)現(xiàn)PID軟算法的微處理器因?yàn)閺?qiáng)干擾或其他原因而出現(xiàn)故障，會引起輸出值的大幅度變化或停止響應(yīng)。而FPGA的應(yīng)用可以從本質(zhì)上解決這個(gè)問題。因此，利用FPGA開發(fā)技術(shù)，實(shí)現(xiàn)智能控制器算法的芯片化，使之能夠廣泛的用于各種場合，具有很大的應(yīng)用意義。 首先分析FPGA的內(nèi)部結(jié)構(gòu)特點(diǎn)，總結(jié)FPGA設(shè)計(jì)技術(shù)及開發(fā)流程，指出實(shí)現(xiàn)結(jié)構(gòu)優(yōu)化設(shè)計(jì)，降低設(shè)計(jì)難度，是擴(kuò)展設(shè)計(jì)功能、提高芯片性能和產(chǎn)品性價(jià)比的關(guān)鍵。控制系統(tǒng)由四個(gè)模塊組成，主要包括核心控制器模塊、輸入輸出模塊以及人機(jī)接口。其中控制器部分為系統(tǒng)的關(guān)鍵部件。在分析FPGA設(shè)計(jì)結(jié)構(gòu)類型和特點(diǎn)的基礎(chǔ)上，提出一種基于FPGA改進(jìn)型并行結(jié)構(gòu)的PID溫度控制器設(shè)計(jì)方法。在PID算法與FPGA的運(yùn)算器邏輯映像過程中，采用將補(bǔ)碼的加法器代替減法器設(shè)計(jì)，增加整數(shù)運(yùn)算結(jié)果的位擴(kuò)展處理，進(jìn)行不同數(shù)據(jù)類型的整數(shù)歸一化等不同角度的處理方法融合為一體，可以有效地減少邏輯運(yùn)算部件。應(yīng)用Ouartus Ⅱ圖形輸入與Verilog HDL語言相結(jié)合設(shè)計(jì)實(shí)現(xiàn)了PID控制器，用Modelsim仿真驗(yàn)證了設(shè)計(jì)結(jié)果的正確性，用Synplify Pro進(jìn)行電路綜合，在Quaitus Ⅱ軟件中實(shí)現(xiàn)布局布線，最后生成FPGA的編程文件。根據(jù)控制系統(tǒng)的要求，論文設(shè)計(jì)完成了12位模數(shù)AD轉(zhuǎn)換器、數(shù)據(jù)顯示器、按鍵等相關(guān)外圍接口電路。 將一階、純滯后、大慣性電阻爐溫作為控制對象，以EP1C3T144 FPGA為核心，構(gòu)建PID控制系統(tǒng)。在采用Pt100溫度傳感器、分辨率為2℃、最大溫度控制范圍0～400℃的條件下，實(shí)驗(yàn)結(jié)果表明，達(dá)到無超調(diào)的穩(wěn)定控制要求，為降低FPGA實(shí)現(xiàn)PID控制器的設(shè)計(jì)難度提供了有效的方法。
上傳時(shí)間： 2013-05-24
上傳用戶：gyq
本論文介紹了幾種編碼和調(diào)制技術(shù)的基本原理和課題的總體實(shí)現(xiàn)結(jié)構(gòu)，重點(diǎn)分析和討論了滾降系數(shù)可調(diào)的成形濾波、內(nèi)插技術(shù)以及濾波器中乘法器、加法器的實(shí)現(xiàn)方法。通過外部控制器可對FPGA內(nèi)部設(shè)計(jì)的多項(xiàng)參數(shù)進(jìn)行設(shè)置，可支持32.000kbps～4.096Mbps范圍內(nèi)的多速率數(shù)據(jù)傳輸，適用于各種信道限帶性能要求的傳輸系統(tǒng)。本論文使用一片F(xiàn)PGA芯片實(shí)現(xiàn)了信道編碼(包括數(shù)據(jù)加擾、差分編碼、卷積碼、RS碼、交織等)、多種調(diào)制方式(BPSK、QPSK、π/4-QPSK、TC8PSK、16QAM)、成形濾波器、多級內(nèi)插、上變頻器、具有連續(xù)/突發(fā)信號模式的數(shù)據(jù)源。將本論文的成果移植到某單位的信號源研制平臺，基本上可以滿足現(xiàn)階段研制和維修解調(diào)設(shè)備對信號源的需求，因此具有較高的使用價(jià)值。
標(biāo)簽： 編碼 調(diào)制技術(shù)
上傳時(shí)間： 2013-07-27
上傳用戶：feichengweoayauya
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
