色婷婷国产精品综合在线观看,亚洲精品99久久久久,精品国产影院

動態(tài)(tài)可重配置

at89c52芯片資料中文版

AT89C52是美國ATMEL，公司生產(chǎn)的低電壓，高性能CMOS 8位單片機，片內(nèi)含8k bytes的可反復(fù)擦寫的Flash只讀程序存儲器和256 bytes的隨機存取數(shù)據(jù)存儲器（RAM），器件采用ATMEL公司的高密度、非易失性存儲技術(shù)生產(chǎn)，與標準MCS-51指令系統(tǒng)及8052產(chǎn)品引腳兼容，片內(nèi)置通用8位中央處理器（CPU）和Flash存儲單元，功能強大AT89C52單片機適合于許多較為復(fù)雜控制應(yīng)用場合主要性能參數(shù)：·與MCS-51產(chǎn)品指令和引腳完全兼容.8k字節(jié)可重擦寫Flash閃速存儲器.1000次擦寫周期靜態(tài)操作：OHz-24MHz·三級加密程序存儲器?256х8 hA部RAM?32編程1/0口線.3個16位定時/計數(shù)器?8個中斷源·程串行UART通道低功耗空閑和掉電模式·PO口：P0口是一組8位漏極開路型雙向1/0口，也即地址/數(shù)據(jù)總線復(fù)用口。作為輸出口用時，每位能吸收電流的方式驅(qū)動8個TTL邏輯門電路，對端口P0寫"1"時，可作為高阻抗輸入端用.在訪問外部數(shù)據(jù)存儲器或程序存儲器時，這組口線分時轉(zhuǎn)換地址（低8位）和數(shù)據(jù)總線復(fù)用，在訪問期間滋活內(nèi)部上拉電阻.在Flash編程時，PO口接收指令字節(jié)，而在程序校驗時，輸出指令字節(jié)，校驗時，要求外接上拉電阻。

標簽： at89c52

上傳時間： 2022-06-19

上傳用戶：
5g移動通信系統(tǒng)簡介

5G，第五代移動通信技術(shù)，也是4G之后的延伸，目前正在研究中。目前還沒有任何電信公司或標準訂定組織（像3GPP，WiMAX論壇及ITU-R）的公開規(guī)格或官方文件有提到5G。按照業(yè)內(nèi)初步估計，包括5G在內(nèi)的未來無線移動網(wǎng)絡(luò)業(yè)務(wù)能力的提升將在3個維度上同時進行：1）通過引入新的無線傳輸技術(shù)將資源利用率在4G的基礎(chǔ)上提高10倍以上；2）通過引入新的體系結(jié)構(gòu)（如超密集小區(qū)結(jié)構(gòu)等）和更加深度的智能化能力將整個系統(tǒng)的吞吐率提高25倍左右；3）進一步挖掘新的頻率資源（如高頻段、毫米波與可見光等），使未來無線移動通信的頻率資源擴展4倍左右.5G有以下特點：1）5G研究在推進技術(shù)變革的同時將更加注重用戶體驗，網(wǎng)絡(luò)平均吞吐速率、傳輸時延以及對虛擬現(xiàn)實、3D、交互式游戲等新興移動業(yè)務(wù)的支撐能力等將成為衡量5G系統(tǒng)性能的關(guān)鍵指標.2）與傳統(tǒng)的移動通信系統(tǒng)理念不同，5G系統(tǒng)研究將不僅僅把點到點的物理層傳輸與信道編譯碼等經(jīng)典技術(shù)作為核心目標，而是從更為廣泛的多點、多用戶、多天線、多小區(qū)協(xié)作組網(wǎng)作為突破的重點，力求在體系構(gòu)架上尋求系統(tǒng)性能的大幅度提高.3）室內(nèi)移動通信業(yè)務(wù)已占據(jù)應(yīng)用的主導(dǎo)地位，5G室內(nèi)無線覆蓋性能及業(yè)務(wù)支撐能力將作為系統(tǒng)優(yōu)先設(shè)計目標，從而改變傳統(tǒng)移動通信系統(tǒng)“以大范圍覆蓋為主、兼顧室內(nèi)"的設(shè)計理念.4）高頻段頻譜資源將更多地應(yīng)用于5G移動通信系統(tǒng)，但由于受到高頻段無線電波穿透能力的限制，無線與有線的融合、光載無線組網(wǎng)等技術(shù)將被更為普遍地應(yīng)用.5）可“軟”配置的5G無線網(wǎng)絡(luò)將成為未來的重要研究方向，運營商可根據(jù)業(yè)務(wù)流量的動態(tài)變化實時調(diào)整網(wǎng)絡(luò)資源，有效地降低網(wǎng)絡(luò)運營的成本和能源的消耗.

標簽： 5g 移動通信

上傳時間： 2022-06-21

上傳用戶：
stm32cubeMX串口使用文檔

一建立STM32cubeMX工程1.建立新工程，選擇芯片STM32F302CCTx2. 在Pinout 中時鐘配置為高速外部時鐘， UART配置為異步通信， cube 會自動分配引腳。3.Clock Configuration 中配置如下4.configuration 中點擊USART1可進入配置在USART1 configuration 中Parameter Settings 可以配置波特率，發(fā)送數(shù)據(jù)字長，奇偶校驗位和停止位等。NVIC Setting 可以配置中斷優(yōu)先級。5.生成keil 軟件代碼點擊工具欄中的齒輪按鈕，可以選擇代碼的開發(fā)平臺， ok 結(jié)束。（文件保存路徑一定要是全英文的）進過了我們一系列的配置， cube 會為我們自動生成keil 軟件的代碼，代碼中包括工程所需的固件庫，配套的頭文件，啟動文件及用戶文件。在main.c 中包括了我們工程所需外設(shè)的初始化，包括了系統(tǒng)時鐘初始化，中斷初始化， GPIO初始化， USART1初始化， HAL庫初始化。我們只需要在main.c 中添加我們自己的代碼就可以了。二keil 軟件代碼及HAL庫使用UART_HandleTypeDef huart1；生成的代碼中有聲明一個USART處理的結(jié)構(gòu)體HAL庫中串口的數(shù)據(jù)收發(fā)有四個函數(shù)HAL_StatusTypeDef HAL_UART_Transmit(UART_HandleTypeDef *huart, uint8_t *pData, uint16_tSize, uint32_t Timeout);HAL_StatusTypeDef HAL_UART_Receive(UART_HandleTypeDef *huart, uint8_t *pData, uint16_tSize, uint32_t Timeout);指針huart 指向我們之前定義的USART處理結(jié)構(gòu)體，我們將在函數(shù)中對結(jié)構(gòu)體中的參數(shù)進行操作。pDate 是我們自己定義的數(shù)據(jù)發(fā)送接收緩存， Size 發(fā)送接收數(shù)據(jù)個數(shù)， Timeout 超時持續(xù)時間。UART狀態(tài)的結(jié)構(gòu)體：我們在發(fā)送接收函數(shù)中要經(jīng)常對USART的狀態(tài)進行判斷，以便我們對函數(shù)結(jié)構(gòu)體中的參數(shù)進行操作

標簽： stm32cubemx 串口

上傳時間： 2022-06-22

上傳用戶：shjgzh
自動計算兩個正態(tài)分佈的數(shù)據(jù)的重疊部分, 一般用來預(yù)估不良率

自動計算兩個正態(tài)分佈的數(shù)據(jù)的重疊部分, 一般用來預(yù)估不良率

標簽： 分正

上傳時間： 2017-03-30

上傳用戶：refent
精選一個 uC/OS-II Porting 於一般業(yè)界使用之 MSP430F1132 開發(fā)板上任務(wù)調(diào)度的例程,於 app.c 內(nèi)建構(gòu)了一個可於此開發(fā)板上 Port 1.0 驅(qū)動 LED 閃爍任務(wù)工程,

精選一個 uC/OS-II Porting 於一般業(yè)界使用之 MSP430F1132 開發(fā)板上任務(wù)調(diào)度的例程,於 app.c 內(nèi)建構(gòu)了一個可於此開發(fā)板上 Port 1.0 驅(qū)動 LED 閃爍任務(wù)工程,全例程於 IAR MSP430 V3.42A 下編譯,同時亦將此工程設(shè)好斷點可方便於 Simulator 內(nèi)直接觀測 uC/OS 任務(wù)調(diào)度狀態(tài).

標簽： Porting OS-II F1132 1132

上傳時間： 2015-12-14

上傳用戶：skfreeman
新型智慧驅(qū)動器可簡化開關(guān)電源隔離拓樸結(jié)構(gòu)中同步整流器

新型智慧驅(qū)動器可簡化開關(guān)電源隔離拓樸結(jié)構(gòu)中同步整流器

標簽： 驅(qū)動開關(guān)電源同步整流器

上傳時間： 2013-06-05

上傳用戶：eeworm
FPGA可配置端口電路的設(shè)計.rar

可配置端口電路是FPGA芯片與外圍電路連接關(guān)鍵的樞紐，它有諸多功能：芯片與芯片在數(shù)據(jù)上的傳遞(包括對輸入信號的采集和輸出信號輸出)，電壓之間的轉(zhuǎn)換，對外圍芯片的驅(qū)動，完成對芯片的測試功能以及對芯片電路保護等。本文采用了自頂向下和自下向上的設(shè)計方法，依據(jù)可配置端口電路能實現(xiàn)的功能和工作原理，運用Cadence的設(shè)計軟件，結(jié)合華潤上華0.5μm的工藝庫，設(shè)計了一款性能、時序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個方面的內(nèi)容： 1.基于端口電路信號寄存器的采集和輸出方式，本論文設(shè)計的端口電路可以通過配置將它設(shè)置成單沿或者雙沿的觸發(fā)方式[7]，并完成了Verilog XL和Hspiee的功能和時序仿真，且建立時間小于5ns和保持時間在0ns左右。和xilinx4006e[8]相比較滿足設(shè)計的要求。 2.基于TAP Controller的工作原理及它對16種狀態(tài)機轉(zhuǎn)換的控制，對16種狀態(tài)機的轉(zhuǎn)換完成了行為級描述和實現(xiàn)了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對觸發(fā)器級聯(lián)的構(gòu)架這一特點，設(shè)計了一款邊界掃描電路，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。達到對芯片電路測試設(shè)計的要求。 4.對于端口電路來講，有時需要將從CLB中的輸出數(shù)據(jù)實現(xiàn)異或、同或、與以及或的功能，為此本文采用二次函數(shù)輸出的電路結(jié)構(gòu)來實現(xiàn)以上的功能，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。滿足設(shè)計要求。 5.對于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據(jù)設(shè)置不同的上、下MOS管尺寸來調(diào)整電路的中點電壓，將端口電路設(shè)計成3.3V和5V兼容的電路，通過仿真性能上已完全達到這一要求。此外，在輸入端口處加上擴散電阻R和電容C組成噪聲濾波電路，這個電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時不影響電路正常工作的范圍內(nèi)，具有三態(tài)控制和驅(qū)動大負載的功能。通過對管子尺寸的大小設(shè)置和驅(qū)動大小的仿真表明：在實現(xiàn)TTL高電平輸出時，最大的驅(qū)動電流達到170mA，而對應(yīng)的xilinx4006e的TTL高電平最大驅(qū)動電流為140mA[8]；同樣，在實現(xiàn)CMOS高電平最大驅(qū)動電流達到200mA,而xilinx4006e的CMOS驅(qū)動電流達到170[8]mA。 7.與xilinx4006e端口電路相比，在延時和面積以及功耗略大的情況下，本論文研究設(shè)計的端口電路增加了雙沿觸發(fā)、將輸出數(shù)據(jù)實現(xiàn)二次函數(shù)的輸出方式、通過添加譯碼器將配置端口的數(shù)目減少的新的功能，且驅(qū)動能力更加強大。

標簽： FPGA 可配置端口

上傳時間： 2013-07-20

上傳用戶：頂?shù)弥?/p>
基于ARM和光纖傳感技術(shù)的動態(tài)稱重系統(tǒng)研究

在利益的驅(qū)使下，超限運輸在世界各地已成為了普遍現(xiàn)象。這給國家?guī)砹酥T多經(jīng)濟和社會問題。實踐證明動態(tài)稱重系統(tǒng)（WIM）能有效地抑制超限運輸，但同時也存在部分問題，這些問題的解決有賴于國家相關(guān)法規(guī)的出臺，也有賴于關(guān)鍵測量設(shè)備（WIM系統(tǒng)）性能的提高。由于應(yīng)變式稱重傳感器容易受到各種環(huán)境干擾，對環(huán)境適應(yīng)性差，課題采用光纖Bragg光柵傳感器(FBG)作為稱重傳感器，它具有很強的抗干擾性，利于提高系統(tǒng)測量精度。使用光纖傳感器的關(guān)鍵是波長解調(diào)技術(shù)，本文在比較了幾種常見解調(diào)技術(shù)的前提下，結(jié)合課題的實際情況選用了基于F-P腔可調(diào)諧濾波解調(diào)方法，文章在分析該解調(diào)方法原理的基礎(chǔ)上，設(shè)計了解調(diào)器中的各個硬件電路模塊；此外，為了提高數(shù)據(jù)采集、傳輸?shù)男剩恼逻€對數(shù)據(jù)緩沖電路進行了設(shè)計，在電路中引入了換體存儲及DMA傳輸技術(shù)。鑒于動態(tài)稱重信號為短歷程信號并且包含各種各樣的噪聲，稱重算法的研究也是本課題要解決的重要內(nèi)容。本文在分析了稱臺振動及已有先驗知識的基礎(chǔ)上，將小波分析、LM非線性擬合算法及殘差分析相結(jié)合應(yīng)用在動態(tài)稱重系統(tǒng)中，為了驗證算法的有效性，利用MATLAB對實測數(shù)據(jù)進行了仿真分析，結(jié)果表明該算法能夠提高測量精度。提高動態(tài)稱重系統(tǒng)性能指標的另一方面是提高系統(tǒng)運行的軟硬件平臺。課題采用的核心硬件為Xscale ARM平臺，處理器時鐘可高達400MHz；軟件上采用了多用戶、多任務(wù)的Linux操作系統(tǒng)平臺。文章對操作系統(tǒng)linux2.6進行了合適的配置，成功地將它移植到了課題的ARM平臺上，并且在此操作系統(tǒng)上設(shè)計了基于MiniGUI的人機交互界面及波長解調(diào)和數(shù)據(jù)緩沖電路的驅(qū)動程序。

標簽： ARM 光纖傳感技術(shù) 動態(tài)稱重系統(tǒng)研究

上傳時間： 2013-07-26

上傳用戶：neibuzhuzu
FPGA可配置端口電路的設(shè)計

可配置端口電路是FPGA芯片與外圍電路連接關(guān)鍵的樞紐，它有諸多功能：芯片與芯片在數(shù)據(jù)上的傳遞(包括對輸入信號的采集和輸出信號輸出)，電壓之間的轉(zhuǎn)換，對外圍芯片的驅(qū)動，完成對芯片的測試功能以及對芯片電路保護等。本文采用了自頂向下和自下向上的設(shè)計方法，依據(jù)可配置端口電路能實現(xiàn)的功能和工作原理，運用Cadence的設(shè)計軟件，結(jié)合華潤上華0.5μm的工藝庫，設(shè)計了一款性能、時序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個方面的內(nèi)容： 1.基于端口電路信號寄存器的采集和輸出方式，本論文設(shè)計的端口電路可以通過配置將它設(shè)置成單沿或者雙沿的觸發(fā)方式[7]，并完成了Verilog XL和Hspiee的功能和時序仿真，且建立時間小于5ns和保持時間在0ns左右。和xilinx4006e[8]相比較滿足設(shè)計的要求。 2.基于TAP Controller的工作原理及它對16種狀態(tài)機轉(zhuǎn)換的控制，對16種狀態(tài)機的轉(zhuǎn)換完成了行為級描述和實現(xiàn)了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對觸發(fā)器級聯(lián)的構(gòu)架這一特點，設(shè)計了一款邊界掃描電路，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。達到對芯片電路測試設(shè)計的要求。 4.對于端口電路來講，有時需要將從CLB中的輸出數(shù)據(jù)實現(xiàn)異或、同或、與以及或的功能，為此本文采用二次函數(shù)輸出的電路結(jié)構(gòu)來實現(xiàn)以上的功能，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。滿足設(shè)計要求。 5.對于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據(jù)設(shè)置不同的上、下MOS管尺寸來調(diào)整電路的中點電壓，將端口電路設(shè)計成3.3V和5V兼容的電路，通過仿真性能上已完全達到這一要求。此外，在輸入端口處加上擴散電阻R和電容C組成噪聲濾波電路，這個電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時不影響電路正常工作的范圍內(nèi)，具有三態(tài)控制和驅(qū)動大負載的功能。通過對管子尺寸的大小設(shè)置和驅(qū)動大小的仿真表明：在實現(xiàn)TTL高電平輸出時，最大的驅(qū)動電流達到170mA，而對應(yīng)的xilinx4006e的TTL高電平最大驅(qū)動電流為140mA[8]；同樣，在實現(xiàn)CMOS高電平最大驅(qū)動電流達到200mA,而xilinx4006e的CMOS驅(qū)動電流達到170[8]mA。 7.與xilinx4006e端口電路相比，在延時和面積以及功耗略大的情況下，本論文研究設(shè)計的端口電路增加了雙沿觸發(fā)、將輸出數(shù)據(jù)實現(xiàn)二次函數(shù)的輸出方式、通過添加譯碼器將配置端口的數(shù)目減少的新的功能，且驅(qū)動能力更加強大。

標簽： FPGA 可配置端口電路

上傳時間： 2013-06-03

上傳用戶：aa54
TI系列DSP的I2C模塊配置與應(yīng)用

·TI系列DSP的I2C模塊配置與應(yīng)用

標簽： DSP I2C 模塊

上傳時間： 2013-04-24

上傳用戶：ISRING001