亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

動畫顯示

  • 基于運算放大器的壓控恒流源

    恒流源(vCCS)的研究歷經(jīng)數(shù)十年,從早期的晶體管恒流源到現(xiàn)在的集成電路恒流源恒定電流在各個領域的廣泛使用激發(fā)起人們對恒流源的研究不斷深入和多樣化。穩(wěn)恒電流在加速器中的使用是加速器結(jié)構(gòu)改善的一個標志。從早期的單一依靠磁場線圈到加入勻場環(huán),到校正線圈的使用,束流輸運系統(tǒng)的改進有效地提高了束流的品質(zhì),校正線圈是光刻于印制電路板上的導線圈,將其按照方位角放置在加速腔內(nèi),通電后,載流導線產(chǎn)生的橫向磁場就可以起到校正偏心束流的作用。顯然,穩(wěn)定可調(diào)的恒流源是校正線圈有效工作的必要條件。針對現(xiàn)在加速粒子能量的提高,對校正線圈提出了新的供電需求,本文就這一需求研究了基于功率運算放大器的兩種壓控恒流源,為工程應用做技術儲備。1設計思路用于校正線圈的恒流源供聚焦和補償時使用輸出功率不大,但要求調(diào)節(jié)精度高,穩(wěn)定性好,紋波小。具體技術參數(shù)為:輸出電流0~5A調(diào)節(jié)范圍0.1~5.0A;調(diào)節(jié)精度5mA;負載電阻35;紋波穩(wěn)定度優(yōu)于1(相對5A);基準電壓模塊型號為REFo1而常用作恒流電源的電真空器件穩(wěn)定電流建立時間長,場效應管夾斷電壓高、擊穿電壓低恒流區(qū)域窄,因此,我們選取了體積小效率高電流調(diào)節(jié)范圍寬的放大器恒流源作為研究方向?qū)嶒灮镜脑O計思路是通過電源板將市電降壓、整流、濾波后送入高精度電壓基準源得到直流電壓,輸入功率運算放大器,在輸出端得到放大的電流輸出,如圖1所示。

    標簽: 運算放大器

    上傳時間: 2022-04-24

    上傳用戶:xsr1983

  • cadence-allegro16.6高級教程

    主要內(nèi)容介紹 Allegro 如何載入 Netlist,進而認識新式轉(zhuǎn)法和舊式轉(zhuǎn)法有何不同及優(yōu)缺點的分析,透過本章學習可以對 Allegro 和 Capture 之間的互動關係,同時也能體驗出 Allegro 和 Capture 同步變更屬性等強大功能。Netlist 是連接線路圖和 Allegro Layout 圖檔的橋樑。在這裏所介紹的 Netlist 資料的轉(zhuǎn)入動作只是針對由 Capture(線路圖部分)產(chǎn)生的 Netlist 轉(zhuǎn)入 Allegro(Layout部分)1. 在 OrCAD Capture 中設計好線路圖。2. 然後由 OrCAD Capture 產(chǎn)生 Netlist(annotate 是在進行線路圖根據(jù)第五步產(chǎn)生的資料進行編改)。 3. 把產(chǎn)生的 Netlist 轉(zhuǎn)入 Allegro(layout 工作系統(tǒng))。 4. 在 Allegro 中進行 PCB 的 layout。 5. 把在 Allegro 中產(chǎn)生的 back annotate(Logic)轉(zhuǎn)出(在實際 layout 時可能對原有的 Netlist 有改動過),並轉(zhuǎn)入 OrCAD Capture 裏進行回編。

    標簽: cadence allegro

    上傳時間: 2022-04-28

    上傳用戶:kingwide

  • 基于STM32的嵌入式語音識別模塊設計

    基于STM32的嵌入式語音識別模塊設計摘要:介紹了一種以ARM 為核心的嵌入式語音識別模塊的設計與實現(xiàn)。模塊的核心處理單元選用ST公司的基于ARM Cortex—M3內(nèi)核的32位處理器STM32F103C8T6。本模塊以對話管理單元為中心,通過以LD3320芯片為核心的硬件單元實現(xiàn)語音識別功能,采用嵌入式操作系統(tǒng)~c/os—II來實現(xiàn)統(tǒng)一的任務調(diào)度和外圍設備管理。經(jīng)過大量的實驗數(shù)據(jù)驗證,本文設計的語音識別模塊具有高實時性、高識別率、高穩(wěn)定性的優(yōu)點。關鍵詞:ARM;語音識別;對話管理;LD3320;~,c/os—II引 言服務機器人以服務為目的,岡此人們需要一種更方便、更自然、更加人性化的方式與機器人交互,而不再滿足于復雜的鍵盤和按鈕操作。基于聽覺的人機交互是該領域的一個重要發(fā)展方向 ]。目前主流的語音識別技術是基于統(tǒng)計模式。然而,由于統(tǒng)計模型訓練算法復雜,運算量大,一般由工控機、PC機或筆記本來完成,這無疑限制了它的運用。嵌入式語音交互已成為目前研究的熱門課題l2 ]。嵌入式語音識別系統(tǒng)和PC機的語音識別系統(tǒng)相比,雖然其運算速度和內(nèi)存容量有一定限制,但它具有體積小、功耗低、可靠性高、投入小、安裝靈活等優(yōu)點,特別適用于智能家居、機器人及消費電子等領域。1 模塊整體方案及架構(gòu)語音識別的基本原理 如圖1所示。語音識別包括

    標簽: stm32 嵌入式 語音識別

    上傳時間: 2022-04-30

    上傳用戶:d1997wayne

  • PCB天線與微帶天線

    天線是作無線電波的發(fā)射或接收用的一種 金屬裝置。無線電通信、廣播、電視、雷達、導航、電子對抗、遙感、射電天文等工程系統(tǒng),凡是利用電磁波來傳遞信息的,都依靠天線來進行工作。此外,在用電磁波傳送能量方面,非信號的能量輻射也需要天線。一般天線都具有可逆性,即同一副天線既可用作發(fā)射天線,也可用作接收天線。同一天線作為發(fā)射或接收的基本特性參數(shù)是相同的。這就是天線的互易定理。射頻天線設計TOP2.2 微帶貼片天線微帶貼片天線是由 貼在帶有金屬地板 的介質(zhì)基片上的輻射貼片導體所構(gòu)成的 如圖3所示,根據(jù)天線輻射特性的需要,可以設計貼片導體為各種形狀,通常貼片天線的輻射導體 與金屬地板距離為幾十分之一波長,假設輻射電場沿導體的橫向與縱向兩個方向沒有變化,僅沿約為半波長(Ag/2)的導體長度方向變化.則微帶貼片天線的輻射基本上是由貼片導體 開路邊沿的邊緣場 引起的,輻射方向基本確定,因此,一般適用于通訊方向變化不大的 RFID應用系統(tǒng)中,為了提高天線的性能并考慮其通訊方向性問題,人們還提出了各種不同的微帶縫隙天線,如文獻[5,6]設計了一種工作在 24 GHz的單縫隙天線和 5.9 GHz的雙縫隙天線,其輻射波為線極化波;文獻[7,81開發(fā)了一種圓極化縫隙耦合貼片天線,它是可以采用左旋圓極化和右旋圓極化來對二進制數(shù)據(jù)中的"R"進行編碼.2.3偶極子天線在遠距離耦合的 RFID應用系統(tǒng)中,最常用的是偶極子天線(又稱對稱振子天線).偶極子天線及其演化形式如圖4所示,其中偶極子天線由兩段同樣粗細和等長的直導線排成一條直線構(gòu)成,信號從中間的兩個端點饋入,在偶極子的兩臂上將產(chǎn)生一定的電流分布,這種電流分布就在天線周圍空間激發(fā)起電磁場利用麥克斯韋方程就可以求出其輻射場方程:

    標簽: pcb 天線

    上傳時間: 2022-05-02

    上傳用戶:

  • 基于TMS320F2812數(shù)字控制的三相逆變電源設計論文+原理圖PCB

    基于TMS320F2812數(shù)字控制的三相逆變電源設計論文+原理圖PCB摘要:隨著社會的需求越來越高,傳統(tǒng)的模擬電源的諸多缺陷越來越凸顯, 本文在借鑒國內(nèi)外相關研究的基礎上,通過對空間矢量脈寬調(diào)制算法的分析,研究了數(shù)字信號處理器生成SVPWM 波形的實現(xiàn)方法及軟件算法。并將相關方法應用于實踐,研制了基于TMS320F2812數(shù)字控制的三相逆變電源,相關試驗參數(shù)和結(jié)果表明:該設計提高了直流電壓的利用率,使開關器件的損耗更小。此外,還提出了逆變電源閉環(huán)控制的PI控制算法,利用DSP的強大的數(shù)字信號處理能力,提高了系統(tǒng)的響應速度。經(jīng)測試,系統(tǒng)實現(xiàn)了1~40V步進為1V的調(diào)壓輸出, 50Hz~1kHz步進2Hz的調(diào)頻輸出,輸出電壓恒定為36V時負載調(diào)整率小于5%。 關鍵詞:全橋逆變,SVPWM,DSP1.       系統(tǒng)硬件設計3.1  不可控整流電路    采用整流橋加濾波,得到比較穩(wěn)定的電壓,電路如圖3.1.1所示。 圖3.1.1  不可控整流電路圖電路實現(xiàn)AC-DC變換。本模塊交流輸入是經(jīng)48V變壓器將220V交流電壓變壓為48V交流電壓后的輸入電壓,然后經(jīng)過橋式整流器整流,再通過電容濾波,輸出大小約為57.6V的直流電壓。中間接一個保險絲來保護后面的元器件,或當后面電路短路時防止電容損壞。    一般來說,無法找到一個可以把電源的所有電流紋波都吸收的電容,所以通常用多個電容并聯(lián),這樣流入每個電容的紋波電流就只有并聯(lián)的電容個數(shù)分之一,每個電容就可以工作在低于它的最大額定紋波電流下,這里采用5個220μF的電容并聯(lián)。另外輸入濾波電容上一般要并上陶瓷電容(0.1μF),以吸收紋波電流的高頻分量。兩個20kΩ電阻的作用是使后

    標簽: 逆變電源

    上傳時間: 2022-05-05

    上傳用戶:

  • Altera(Intel)_MAX10_10M02SCU169開發(fā)板資料硬件參考設計+邏輯例程

    Altera(Intel)_MAX10_10M02SCU169開發(fā)板資料硬件參考設計+邏輯例程.QM_MAX10_10M02SCU169開發(fā)板主要特征參數(shù)如下所示:? 主控CPLD:10M02SCU169C8G;? 主控CPLD外部時鐘源頻率:50MHz;? 10M02SCU169C8G芯片內(nèi)部自帶豐富的Block RAM資源;? 10M02SCU169C8G芯片邏輯單元數(shù)為2K LE;? QM_MAX10_10M02SCU169開發(fā)板板載Silicon Labs的CP2102芯片來實現(xiàn)USB轉(zhuǎn)串口功能;? QM_MAX10_10M02SCU169開發(fā)板板載MP2359高效率DC/DC提供CPLD芯片工作的3.3V電源;? QM_MAX10_10M02SCU169開發(fā)板引出了兩排50p、2.54mm間距的排座,可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模塊、高速ADC采集模塊或者CMOS攝像頭模塊等;? QM_MAX10_10M02SCU169開發(fā)板引出了芯片的3路按鍵用于測試;? QM_MAX10_10M02SCU169開發(fā)板引出了芯片的3路LED用于測試;? QM_MAX10_10M02SCU169開發(fā)板引出了芯片的JTAG調(diào)試端口,采用雙排10p、2.54mm的排針;

    標簽: altera intel max10

    上傳時間: 2022-05-11

    上傳用戶:

  • Altera(Intel)_Cyclone10_10CL006開發(fā)板資料硬件參考設計+邏輯例程

    Altera(Intel)_Cyclone10_10CL006開發(fā)板資料硬件參考設計+邏輯例程。QM_Cyclone10_10CL006開發(fā)板主要特征參數(shù)如下所示:? 主控FPGA:10CL006YU256C8G;? 主控FPGA外部時鐘源頻率:50MHz;? 10CL006YU256C8G芯片內(nèi)部自帶豐富的Block RAM資源;? 10CL006YU256C8G芯片邏輯單元數(shù)為6K LE;? QM_Cyclone10_10CL006開發(fā)板板載MP2359高效率DC/DC提供FPGA芯片工作的3.3V電源;? QM_Cyclone10_10CL006開發(fā)板引出了兩排64p、2.54mm間距的排座,可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模塊、高速ADC采集模塊或者CMOS攝像頭模塊等;? QM_Cyclone10_10CL006開發(fā)板引出了芯片的3路按鍵用于測試;? QM_Cyclone10_10CL006開發(fā)板引出了芯片的2路LED用于測試;? QM_Cyclone10_10CL006開發(fā)板引出了芯片的JTAG調(diào)試端口,采用雙排10p、2.54mm的排針;

    標簽: altera intel cyclone10

    上傳時間: 2022-05-11

    上傳用戶:qingfengchizhu

  • Artix-7 XC7A35T-DDR3開發(fā)板資料硬件參考設計

    Artix-7 XC7A35T-DDR3開發(fā)板資料硬件參考設計資料QM_ XC7A35T開發(fā)板主要特征參數(shù)如下所示:? 主控FPGA:XC7A35T-1FTG256C;? 主控FPGA外部時鐘源頻率:50MHz;? XC7A35T-1FTG256C芯片內(nèi)部自帶豐富的Block RAM資源,達到了1,800kb;? XC7A35T-1FTG256C芯片邏輯單元數(shù)為33,280;? QM _XC7A35T板載N25Q064A SPI Flash芯片,8MB(64Mbit)的存儲容量;? QM _XC7A35T板載256MB鎂光的DDR3存儲器,型號為MT41K128M16JT-125:K;? QM _XC7A35T提供核心板芯片工作的3.3V電源,有一路3.3V的LED電源指示燈,板載高性能DC/DC芯片給FPGA 1.0V Core電壓,DDR3 1.5V電壓供電以及VDD_AUX的1.8V電壓;? QM _XC7A35T引出了兩排2x32p、2.54mm間距的排座,可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模塊、高速ADC采集模塊或者CMOS攝像頭模塊等;? QM _XC7A35T引出了芯片的2路按鍵用于測試,其中一路用于PROGROM_B信號編程按鈕;? QM _XC7A35T引出了芯片的3路LED燈用于測試,其中一路LED為FPGA_DONE信號指示燈;? QM _XC7A35T引出了芯片的JTAG調(diào)試端口,采用單排6p、2.54mm間距的排針;

    標簽: DDR3

    上傳時間: 2022-05-11

    上傳用戶:shjgzh

  • Altera(Intel)_Cyclone_IV_EP4CE15_開發(fā)板資料硬件參考設計+邏輯例程

    Altera(Intel)_Cyclone_IV_EP4CE15_開發(fā)板資料硬件參考設計+邏輯例程Cyclone IV EP4CE15核心板主要特征參數(shù)如下所示:? 主控FPGA:EP4CE15F23C8N;? 主控FPGA外部時鐘源頻率:50MHz;? EP4CE15F23C8N芯片內(nèi)部自帶豐富的Block RAM資源;? EP4CE15F23C8N芯片邏輯單元數(shù)為15K LE;? Cyclone IV EP4CE15板載W25Q064 SPI Flash芯片,8MB字節(jié)的存儲容量;? Cyclone IV EP4CE15板載Winbond 32MB的SDRAM,型號為W9825G6KH-6;? Cyclone IV EP4CE15核心板板載MP2315高效率DC/DC芯片提供FPGA芯片工作的3.3V電源;? Cyclone IV EP4CE15核心板引出了兩排64p、2.54mm間距的排座,可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模塊、高速ADC采集模塊或者CMOS攝像頭模塊等;? Cyclone IV EP4CE15核心板引出了芯片的3路按鍵用于測試;? Cyclone IV EP4CE15核心板引出了芯片的2路LED用于測試;? Cyclone IV EP4CE15核心板引出了芯片的JTAG調(diào)試端口,采用雙排10p、2.54mm的排針;

    標簽: altera intel cyclone

    上傳時間: 2022-05-11

    上傳用戶:zhanglei193

  • VHDL 基礎程序百例 FPGA 邏輯設計源碼

    VHDL 基礎程序百例 FPGA 邏輯設計源碼VHDL語言100例第1例 帶控制端口的加法器第2例 無控制端口的加法器第3例 乘法器第4例 比較器第5例 二路選擇器第6例 寄存器第7例 移位寄存器第8例 綜合單元庫第9例 七值邏輯與基本數(shù)據(jù)類型第10例 函數(shù)第11例 七值邏輯線或分辨函數(shù)第12例 轉(zhuǎn)換函數(shù)第13例 左移函數(shù)第14例 七值邏輯程序包第15例 四輸入多路器第16例 目標選擇器第17例 奇偶校驗器第18例 映射單元庫及其使用舉第19例 循環(huán)邊界常數(shù)化測試第20例 保護保留字第21例 進程死鎖 第22例 振蕩與死鎖第23例 振蕩電路第24例 分辨信號與分辨函數(shù)第25例 信號驅(qū)動源第26例 屬性TRANSACTION和分辨信號第27例 塊保護及屬性EVENT,第28例 形式參數(shù)屬性的測試第29例 進程和并發(fā)語句第30例 信號發(fā)送與接收第31例 中斷處理優(yōu)先機制建模第32例 過程限定第33例 整數(shù)比較器及其測試第34例 數(shù)據(jù)總線的讀寫第35例 基于總線的數(shù)據(jù)通道第36例 基于多路器的數(shù)據(jù)通道第37例 四值邏輯函數(shù)第38例 四值邏輯向量按位或運算第39例 生成語句描述規(guī)則結(jié)構(gòu)第40例 帶類屬的譯碼器描述第41例 帶類屬的測試平臺第42例 行為與結(jié)構(gòu)的混合描述第43例 四位移位寄存器第44例 寄存/計數(shù)器第45例 順序過程調(diào)用第46例 VHDL中generic缺省值的使用第47例 無輸入元件的模擬第48例 測試激勵向量的編寫第49例 delta延遲例釋第50例 慣性延遲分析第51例 傳輸延遲驅(qū)動優(yōu)先第52例 多倍(次)分頻器第53例 三位計數(shù)器與測試平臺第54例 分秒計數(shù)顯示器的行為描述6第55例 地址計數(shù)器第56例 指令預讀計數(shù)器第57例 加.c減.c乘指令的譯碼和操作第58例 2-4譯碼器結(jié)構(gòu)描述第59例 2-4譯碼器行為描述第60例 轉(zhuǎn)換函數(shù)在元件例示中的應用第61例 基于同一基類型的兩分辨類型的賦值相容問題第62例 最大公約數(shù)的計算第63例 最大公約數(shù)七段顯示器編碼第64例 交通燈控制器第65例 空調(diào)系統(tǒng)有限狀態(tài)自動機第66例 FIR濾波器第67例 五階橢圓濾波器第68例 鬧鐘系統(tǒng)的控制第69例 鬧鐘系統(tǒng)的譯碼第70例 鬧鐘系統(tǒng)的移位寄存器第71例 鬧鐘系統(tǒng)的鬧鐘寄存器和時間計數(shù)器第72例 鬧鐘系統(tǒng)的顯示驅(qū)動器第73例 鬧鐘系統(tǒng)的分頻器第74例 鬧鐘系統(tǒng)的整體組裝第75例 存儲器第76例 電機轉(zhuǎn)速控制器第77例 神經(jīng)元計算機第78例ccAm2901四位微處理器的ALU輸入第79例ccAm2901四位微處理器的ALU第80例ccAm2901四位微處理器的RAM第81例ccAm2901四位微處理器的寄存器第82例ccAm2901四位微處理器的輸出與移位第83例ccAm2910四位微程序控制器中的多路選擇器第84例ccAm2910四位微程序控制器中的計數(shù)器/寄存器第85例ccAm2910四位微程序控制器的指令計數(shù)器第86例ccAm2910四位微程序控制器的堆棧第87例 Am2910四位微程序控制器的指令譯碼器第88例 可控制計數(shù)器第89例 四位超前進位加法器第90例 實現(xiàn)窗口搜索算法的并行系統(tǒng)(1)——協(xié)同處理器第91例 實現(xiàn)窗口搜索算法的并行系統(tǒng)(2)——序列存儲器第92例 實現(xiàn)窗口搜索算法的并行系統(tǒng)(3)——字符串存儲器第93例 實現(xiàn)窗口搜索算法的并行系統(tǒng)(4)——頂層控制器第94例 MB86901流水線行為描述組成框架第95例 MB86901寄存器文件管理的描述第96例 MB86901內(nèi)ALU的行為描述第97例 移位指令的行為描述第98例 單周期指令的描述第99例 多周期指令的描述第100例 MB86901流水線行為模型

    標簽: vhdl fpga

    上傳時間: 2022-05-14

    上傳用戶:

主站蜘蛛池模板: 甘泉县| 荆门市| 朝阳县| 松阳县| 从江县| 陇川县| 安丘市| 龙陵县| 鄂州市| 永兴县| 仲巴县| 岢岚县| 泰州市| 广宗县| 顺昌县| 宁波市| 类乌齐县| 琼结县| 景德镇市| 容城县| 女性| 安仁县| 北安市| 定兴县| 水富县| 通化县| 剑河县| 涡阳县| 中卫市| 科技| 廊坊市| 达州市| 东辽县| 杭州市| 昔阳县| 缙云县| 高平市| 张北县| 册亨县| 湖州市| 亳州市|