亚洲欧洲精品一区二区三区波多野1战4,成人片免费看,筱崎爱全乳无删减在线观看

千兆網口RJ45帶<b>屏蔽</b>

pcie_cn (pcie基本概念及其工作原理介紹)

pcie基本概念及其工作原理介紹：PCI Express®（或稱PCIe®），是一項高性能、高帶寬，此標準由互連外圍設備專業組（PCI-SIG）制訂，用于替代PCI、PCI Extended (PCI-X)等基于總線的通訊體系架構以及圖形加速端口（AGP）。轉向PCIe主要是為了實現顯著增強系統吞吐量、擴容性和靈活性的目標，同時還要降低制造成本，而這些都是基于總線的傳統互連標準所達不到的。PCI Express標準在設計時著眼于未來，并且能夠繼續演進，從而為系統提供更大的吞吐量。第一代PCIe規定的吞吐量是每秒2.5千兆比特（Gbps），第二代規定的吞吐量是5.0 Gbps，而最近公布PCIe 3.0標準已經支持8.0 Gbps的吞吐量。在PCIe標準繼續充分利用最新技術來提供不斷加大的吞吐量的同時，采用分層協議也便于PCI向PCIe的演進，并保持了與現有 PCI應用的驅動程序軟件兼容性。雖然最初的目標是計算機擴展卡以及圖形卡，但PCIe目前也廣泛適用于涵蓋更廣的應用門類，包括網絡組建、通信、存儲、工業電子設備和消費類電子產品。本白皮書的目的在于幫助讀者進一步了解PCI Express以及成功PCIe成功應用。 PCI Express基本工作原理拓撲結構本節介紹了PCIe協議的基本工作原理以及當今系統中實現和支持PCIe協議所需要的各個組成部分。本節的目標在于提供PCIe的相關工作知識，并未涉及到PCIe協議的具體復雜性。 PCIe的優勢就在于降低了復雜度所帶來的成本。PCIe屬于一種基于數據包的串行連接協議，它的復雜度估計在PCI并行總線的10倍以上。之所以有這樣的復雜度，部分是由于對以千兆級的速度進行并行至串行的數據轉換的需要，部分是由于向基于數據包實現方案的轉移。 PCIe保留了PCI的基本載入-存儲體系架構，包括支持以前由PCI-X標準加入的分割事務處理特性。此外，PCIe引入了一系列低階消息傳遞基元來管理鏈路（例如鏈路級流量控制），以仿真傳統并行總線的邊帶信號，并用于提供更高水平的健壯性和功能性。此規格定義了許多既支持當今需要又支持未來擴展的特性，同時還保持了與PCI軟件驅動程序的兼容性。PCI Express的先進特性包括：自主功率管理；先進錯誤報告；通過端對端循環冗余校驗（ECRC）實現的端對端可靠性，支持熱插拔；以及服務質量（QoS）流量分級。

標簽： pcie_cn pcie 基本概念工作原理

上傳時間： 2013-11-29

上傳用戶：zw380105939
基于核心路由器的螞蟻算法研究與應用

隨著 Internet日益廣泛的應用，其規模也越來越大，通信流量也迅速增長，這就迫使其傳輸平臺向更高的通信帶寬方向發展，因此，建設高速度，高寬帶的骨干網就顯得十分必要合理高效的路由選擇方式不僅可以保障全網的正常運行，還能夠提高網絡的接通率，而將 Internet網的接通率提高，既可以盡量避免交換機不堪重負甚至崩潰的情況，又能降低網絡的運營成本。提高網絡的接通率相當大的程度上依賴于路由選擇策略的改變，因此，TCP/IP網的動態路由選擇問題變得越來越重要。螞蟻算法能夠有效地選擇一條最優路徑，但忽視了實際網絡中的另外一個問題：最優路徑一旦形成，所有的數據都從最優路徑傳輸，這樣一來，處于該路徑上的路由器，尤其是在骨干網絡中心節點（即多條路徑交匯處）的路由器將承受巨大的數據傳輸量，因而很容易造成“瓶頸”現象目前采用的一個辦法是在骨干網絡中心節點處設置交換容量達到或超過千兆比特級的，具有高密度高速端口的核心路由器來擴展帶寬和提高數據傳送速度以達到解決骨干網絡中心節點處的數據擁塞的目的，但這樣大大提高了網絡成本，并且無法解決最優路徑上非核心路由器（又名接入路由器）上的數據擁塞問題。根據上述問題，本文提出一種對螞蟻算法的改進方法一基于核心路由器的螞蟻算法：在骨干網絡的各核心路由器上相互發送螞蟻尋找各核心路由器之間的最優路徑，這樣可比傳統螞蟻算法通過讓“螞蟻”周游整個網絡后來尋找最優路徑要快很多方面，該算法通過對最優路徑上，在各個核心路由器之間的非核心路由器設置上下限兩個闊值。當某個非核心路由器A上的數據流量達到上限闕值時表明該路由器即將處于擁塞，這時，它鄰近的核心路由器將A看成是一個“障礙物”，利用螞蟻算法能夠繞過障研物尋找最優路徑的特點，可以在這兩個核心路由器之間重新尋找一條不包括路由器A在內的“次優”路徑，這樣后續的數據將從“次優”路徑傳輸以達到對A路由器進行分流，經過一段時間分流后，當數據流量下降到下限綢值時，就可以重新啟動原最優路徑，從而達到了既分流又采用最優路徑傳輸的目的

標簽： 螞蟻算法

上傳時間： 2022-03-10

上傳用戶：
高性能雷達信號處理系統硬件設計

文章主要討論了一種基于Xilinx FPGA及VPX（VITA46）架構的高性能雷達信號處理系統的設計方案，詳細分析了系統指標與系統結構并全面論述了整個系統各部分的設計方案和硬件實現。系統包括高速信號采集/回放板卡、高速大容量數據存儲板卡、高速信號處理板卡、高速信號交換板卡及高速系統背板等五類板卡。各類板卡通過高速VPX總線連接并被組裝在雷達信號處理機箱內構成一套高擴展性、高性能的雷達信號處理系統。系統全采用Xilinx Virtex5FPGA高速現場可編程邏輯器件為主處理器及主控制器。信號采集/回放板使用基于FMC（VITA57）高速接口的子母板設計，提高了系統的靈活性和通用性；大容量數據存儲板采用由高密度固態存儲芯片Flash（閃存）組成的數據存儲整列，提高了數據存儲容量及存儲帶寬；信號處理板使用多片FPGA高效并行處理架構，提升系統運算能力及處理速率；同時系統采用FPGA高速串行口結合VPX總線架構并整合千兆以太網技術，加大了系統數據吞吐能力。關鍵詞：XilinxFPGA,高性能,雷達信號處理系統,VPX

標簽： Xilinx FPGA 雷達信號處理系統

上傳時間： 2022-07-27

上傳用戶：
基于FPGA的硬件防火墻設計和實現.rar

本文提出了一種基于FPGA的硬件防火墻的實現方案，采用了FPGA來實現千兆線速的防火墻。傳統的基于X86等通用CPU的防火墻無法支撐快速增長的網絡速度，無法實現線速過濾和轉發。本文在采用FPGA可編程器件+通用CPU模式下，快速處理網絡數據。網絡數據在建立連接跟蹤后，直接由FPGA實現的快速處理板直接轉發，實現了網絡數據的線速處理，通用CPU在操作系統支持下，完成網絡數據的連接跟蹤的創建、維護，對網絡規則表的維護等工作。FPGA硬件板和CPU各司所長，實現快速轉發的目的。本文設計了基于FPGA的硬件板的硬件規格，提出了硬件連接跟蹤表的存儲模式，以及規則表的存儲模式和定義等；防火墻系統軟件采用NetBSD操作系統，完成了硬件板的NetBSD的驅動；在軟件系統完成了新建連接的建立、下發、老化等工作；在連接跟蹤上完成了規則的建立、刪除、修改等工作。本文完成了防火墻的實現。實現了基于連接跟蹤的包過濾、地址轉換（NAT），設計了連接跟蹤的關鍵數據結構，包過濾的關鍵數據結構等，重用了NetBSD操作系統的路由。本文針對地址轉換應用程序的穿透問題，新增了部分實現。在DoS攻擊是一種比較常見的攻擊網絡手段，本文采用了軟硬件結合的方法，不僅在軟件部分做了完善，也在硬件部分采取了相應的措施，測試數據表明，對常見的Syn洪水攻擊效果明顯。在實踐過程中，我們發現了NetBSD操作系統內核的軟件缺陷，做了修正，使之更完善。經過測試分析，本方案不僅明顯的優于X86方案，和基于NP方案、基于ASIC方案比較，具有靈活、可配置、易升級的優點。

標簽： FPGA 硬件防火墻

上傳時間： 2013-06-21

上傳用戶：zxh1986123
基于FPGA的對象存儲控制器原型的硬件設計與實現.rar

本文對基于FPGA的對象存儲控制器原型的硬件設計進行了研究。主要內容如下： ⑴研究了對象存儲控制器的硬件設計，使其高效完成對象級接口的智能化管理和復雜存儲協議的解析，對對象存儲系統整體性能提升有重要意義。基于SoPC(片上可編程系統)技術，在FPGA(現場可編程門陣列)上實現的對象存儲控制器，具有功能配置靈活，調試方便，成本較低等優點。 ⑵采用Cyclone II器件實現的對象存儲控制器的網絡接口，包含處理器模塊、內存模塊、Flash模塊等核心組成部分，提供千兆以太網的網絡接口和PCI(周邊元件擴展接口)總線的主機接口，還具備電源模塊、時鐘模塊等以保證系統正常運行。在設計實現PCB(印制電路板)時，從疊層設計、布局、布線、阻抗匹配等多方面解決高達100MHz的全局時鐘帶來的信號完整性問題，并基于IBIS模型進行了信號完整性分析及仿真。針對各功能模塊提出了相應的調試策略，并完成了部分模塊的調試工作。 ⑶提出了基于Virtex-4的對象存儲控制器系統設計方案，Virtex-4內嵌PowerPC高性能處理器，可更好地完成對象存儲設備相關的控制和管理工作。實現了豐富的接口設計，包括千兆以太網、光纖通道、SATA(串行高級技術附件)等網絡存儲接口以及較PCI性能更優異的PCI-X(并連的PCI總線)主機接口；提供多種FPGA配置方式。使用Cadence公司的Capture CIS工具完成了該系統硬件的原理圖繪制，通過了設計規則檢查，生成了網表用作下一步設計工作的交付文件。

標簽： FPGA 對象存儲原型

上傳時間： 2013-04-24

上傳用戶：lijinchuan
基于FPGA安全監控系統的數字視頻處理.rar

隨著經濟的發展，生活水平的逐步提高，購置房屋和車輛的人越來越多，但安全問題也給人們帶來巨大的經濟損失。與此同時，相應的安全防盜系統也應運而生。目前市場上，低端的方案是利用單片機和通訊單元相結合構成系統。這種系統雖然價格便宜，實現起來也相對簡單，但是功能不夠完善，不能實現正真的影、音、像圖文全方位監控。而高端的方案則使用專用集成電路，雖然功能強大，但是價格昂貴，并且對于新的接口標準存在兼容性問題，而且也不易升級。基于FPGA的安全監控系統，是FPGA和通訊單元相結合的產物。其核心FPGA可多次配置，靈活性強，在性能和價格中找到一個很好的平衡。其易于維護和升級，以滿足市場上不斷推陳出的新的接口標準。整個系統將是對視頻圖像處理、圖像加密技術、傳感器、PIC總線通訊等諸多技術的整合。而本文將側重于論述該系統中視頻圖像處理、控制接口和視頻傳送部分的內容。全文分為五個章節，第一章簡要介紹了視頻信號處理的原理和結構，對一些專業術語進行介紹，并展示了通用的視頻處理過程。第二章針對監控系統的案例，對視頻信號處理模塊的解決方案進行論述，將實際的視頻信號處理劃分為轉換、計算和傳送三個子模塊，并且分別進行功能介紹。第三章著重介紹視頻轉換和視頻計算兩大模塊，對相應的接口配置和模塊主要代碼實現作了深入分析。第四章將論述視頻處理中的重要課題：數字圖像的壓縮技術，并對相應的重要模塊和關鍵步驟作實際建模分析。第五章將探討視頻傳送的相關技術，介紹傳統的Camera-Link標準和最新的千兆以太網傳送標準，對可行性應用進行了比較。

標簽： FPGA 安全監控

上傳時間： 2013-07-17

上傳用戶：xymbian
畢業論文.rar

本人撰寫的2010屆畢業設計論文，主要涉及以太網五口千兆交換機的設計與制作

標簽： 畢業論文

上傳時間： 2013-06-25

上傳用戶：LSPSL
采用FPGA實現基于ATCA架構的2.5Gbps串行背板接口

當前，在系統級互連設計中高速串行I/O技術迅速取代傳統的并行I/O技術正成為業界趨勢。人們已經意識到串行I/O“潮流”是不可避免的，因為在高于1Gbps的速度下，并行I/O方案已經達到了物理極限，不能再提供可靠和經濟的信號同步方法。基于串行I/O的設計帶來許多傳統并行方法所無法提供的優點，包括：更少的器件引腳、更低的電路板空間要求、減少印刷電路板（PCB）層數、PCB布局布線更容易、接頭更小、EMI更少，而且抵抗噪聲的能力也更好。高速串行I/O技術正被越來越廣泛地應用于各種系統設計中，包括PC、消費電子、海量存儲、服務器、通信網絡、工業計算和控制、測試設備等。迄今業界已經發展出了多種串行系統接口標準，如PCI Express、串行RapidIO、InfiniBand、千兆以太網、10G以太網XAUI、串行ATA等等。 Aurora協議是為私有上層協議或標準上層協議提供透明接口的串行互連協議，它允許任何數據分組通過Aurora協議封裝并在芯片間、電路板間甚至機箱間傳輸。Aurora鏈路層協議在物理層采用千兆位串行技術，每物理通道的傳輸波特率可從622Mbps擴展到3.125Gbps。Aurora還可將1至16個物理通道綁定在一起形成一個虛擬鏈路。16個通道綁定而成的虛擬鏈路可提供50Gbps的傳輸波特率和最大40Gbps的全雙工數據傳輸速率。Aurora可優化支持范圍廣泛的應用，如太位級路由器和交換機、遠程接入交換機、HDTV廣播系統、分布式服務器和存儲子系統等需要極高數據傳輸速率的應用。傳統的標準背板如VME總線和CompactPCI總線都是采用并行總線方式。然而對帶寬需求的不斷增加使新興的高速串行總線背板正在逐漸取代傳統的并行總線背板。現在，高速串行背板速率普遍從622Mbps到3.125Gbps，甚至超過10Gbps。AdvancedTCA（先進電信計算架構）正是在這種背景下作為新一代的標準背板平臺被提出并得到快速的發展。它由PCI工業計算機制造商協會（PICMG）開發，其主要目的是定義一種開放的通信和計算架構，使它們能被方便而迅速地集成，滿足高性能系統業務的要求。ATCA作為標準串行總線結構，支持高速互聯、不同背板拓撲、高信號密度、標準機械與電氣特性、足夠步線長度等特性，滿足當前和未來高系統帶寬的要求。采用FPGA設計高速串行接口將為設計帶來巨大的靈活性和可擴展能力。Xilinx Virtex-IIPro系列FPGA芯片內置了最多24個RocketIO收發器，提供從622Mbps到3.125Gbps的數據速率并支持所有新興的高速串行I/O接口標準。結合其強大的邏輯處理能力、豐富的IP核心支持和內置PowerPC處理器，為企業從并行連接向串行連接的過渡提供了一個理想的連接平臺。本文論述了采用Xilinx Virtex-IIPro FPGA設計傳輸速率為2.5Gbps的高速串行背板接口，該背板接口完全符合PICMG3.0規范。本文對串行高速通道技術的發展背景、現狀及應用進行了簡要的介紹和分析，詳細分析了所涉及到的主要技術包括線路編解碼、控制字符、逗點檢測、擾碼、時鐘校正、通道綁定、預加重等。同時對AdvancedTCA規范以及Aurora鏈路層協議進行了分析，并在此基礎上給出了FPGA的設計方法。最后介紹了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT設計工具，可在標準ATCA機框內完成單通道速率為2.5Gbps的全網格互聯。

標簽： FPGA ATCA Gbps 2.5

上傳時間： 2013-05-29

上傳用戶：frank1234
基于FPGA的高速IPSec協議實現技術研究

隨著國際互聯網絡的迅猛發展，網絡應用的不斷豐富，Intenret已經從最初以學術交流為目的而演變為商業行為，網絡安全性需求日益增加，高速網絡安全保密成為關注的焦點，在安全得到保障的情況下，為了滿足網速無限制的追求，高速網絡硬件加密設備也必將成為需求熱點。另一方面，IPSec協議被廣泛的應用于防火墻和安全網關中，但對IPSec協議的處理會大大增加網關的負載，成為千兆網實現的瓶頸。本文便是針對上述現狀，研究基于高性能FPGA實現千兆IPSec協議的設計技術。目前，國外IPSec協議實現已經芯片化，達到幾千兆的速率，但是國內產品多以軟件實現，速度難以提高。本文采用的基于FPGA的IPSec技術方案，采用硬件實現隧道模式下的IPSec協議，為IP分組及其上層協議數據提供機密性、數據完整性驗證以及數據源驗證等安全服務。在以VPN為實施方案的基礎上，構建了以KDIPSec為設備原型以IPSec協議為出發點的千兆網絡系統環境模型，從硬件體系結構到各個模塊的劃分以及各個模塊實現的功能這幾個方面描述了KDIPSec實現技術，最后描述了一些關鍵模塊的FPGA設計和和仿真。所有處理模塊均在Xilinx公司的FPGA芯片中實現，處理速率超過1Gb/s。

標簽： IPSec FPGA 協議實現技術

上傳時間： 2013-07-03

上傳用戶：wfl_yy
LOBS邊緣節點突發包組裝和光板FPGA實現

近年來提出的光突發交換OBS(Optical．Burst Switching)技術，結合了光路交換(OCS)與光分組交換(OPS)的優點，有效支持高突發、高速率的多種業務，成為目前研究的熱點和前沿。本論文圍繞國家“863”計劃資助課題“光突發交換關鍵技術和試驗系統”，主要涉及兩個方面：LOBS邊緣節點核心板和光板FPGA的實現方案，重點關注于邊緣節點核心板突發包組裝算法。本文第一章首先介紹LOBS網絡的背景、架構，分析了LOBS網絡的關鍵技術，然后介紹了本論文后續章節研究的主要內容。第二章介紹了LOBS邊緣節點的總體結構，主要由核心板和光板組成。核心板包括千兆以太網物理層接入芯片，突發包組裝FPGA，突發包調度FPGA，SDRAM以及背板驅動芯片($2064)等硬件模塊。光板包括$2064，發射FPGA，接收FPGA，光發射機，光接收機，CDR等硬件模塊。論文對這些軟硬件資源進行了詳細介紹，重點關注于各FPGA與其余硬件資源的接口。第三章闡明了LOBS邊緣節點FPGA的具體實現方法，分為核心板突發包組裝FPGA和光板FPGA兩部分。核心板FPGA對數據和描述信息分別存儲，僅對描述信息進行處理，提高了組裝效率。在維護突發包信息時，實時查詢和更新FEC配置表，保證了對FEE狀態表維護的靈活性。在讀寫SDRAM時都采用整頁突發讀寫模式，對MAC幀整幀一次性寫入，讀取時采用超前預讀模式，對SDRAM內存的使用采取即時申請方式，十分靈活高效。光板FPGA分為發射和接收兩個方向，主要是將進入FPGA的數據進行同步后按照指定的格式發送。第四章總結了論文的主要內容，并對LOBS技術進行展望。本論文組幀算法采用動態組裝參數表的方法，可以充分支持各種擴展，包括自適應動態組裝算法。

標簽： LOBS FPGA 節點

上傳時間： 2013-05-26

上傳用戶：AbuGe