1.深入研究PCIe和千兆以太網，了解PCIe和千兆以太網的技術優勢，具體分析PCle和千兆以太網的傳輸協議，詳細說明PCleTLP數據包格式和以太網標2.完成PCIe DMA數據傳輸系統設計。設計方案主要包括兩大部分，分別是FPGA端Verilog邏輯模塊開發以及PC端的驅動和C應用程序開發。FPGA端基于PCle IP Core完成了發送接收引擎模塊、寄存器讀寫控制模塊和FIFO讀寫控制模塊的設計。定義了相應模塊的接口，并分析了數據傳輸的時序。PC端采用WinDriver進行PCle的驅動開發，并根據WinDriver提供的驅動API函數完成C應用程序的設計。3.完成千兆以太網數據傳輸系統設計。設計方案也主要包括兩大部分，分別是FPGA端Verilog邏輯模塊開發以及PC端Winpcap應用程序開發。FPGA端基于嵌入式三態以太網MACIPCore，設計了發送接收引擎模塊、FIFO讀寫控制模塊和物理接口模塊。定義了相應模塊的接口，并分析了數據傳輸經過Locallink接口和Client用戶接口上的傳輸時序。PC端采用Winpcap提供的網絡編程完成了C應用程序的設計，實現了捕獲FPGA端發送的數據包以及發送原始數據包至FPGA端的功能。4.PCIe DMA數據傳輸系統和千兆以太網數據傳輸系統在Xilinx ML507開發板上進行了性能測試。記錄FPGA與PC間進行讀寫測試的結果，驗證這兩個系統的可用性和穩定性，最后分析了影響系統傳輸速率的原因以及系統目前仍存在的不足。
上傳時間： 2022-07-11
上傳用戶：xsr1983
用RTL8367RB打造的五口全千兆交換機（PCB）
上傳時間： 2022-07-29
上傳用戶：qingfengchizhu
世界環境的日益惡化和傳統能源的日漸枯竭，促使了對新能源的開發和發展。具有可持續發展的太陽能資源受到了各國的重視，各國相繼出臺的新能源法對太陽能發展起到推波助瀾的作用。其中，光伏并網發電具有深遠的理論價值和現實意義，僅在過去五年，光伏并網電站安裝總量已達到數千兆瓦。而連接光伏陣列和電網的光伏并網逆變器便是整個光伏并網發電系統的關鍵。 本文根據逆變器結構以及光伏發電陣列特點，提出了基于DC-DC和DC-AC兩級并網逆變器的結構。基于DC-DC和DC-AC電路的相對獨立性，分別對DC-DC和DC-AC進行詳盡分析，并提出了新的控制策略。在DC-DC轉換器中，采用了Boost電路對太陽能陣列輸出電壓進行調制，并對系統進行最大功率點跟蹤。針對固定電壓法和擾動法跟蹤最大功率點的缺點，提出三點最小二乘最大功率點跟蹤的新算法，實驗證明了該算法能夠準確而迅速的跟蹤系統最大功率點，從而提高系統的利用率，穩定系統的輸出電壓。在DC-AC轉換器中，采用輸出電流控制，根據正弦脈沖寬度調制的缺點，提出空間矢量脈沖寬度調制方法對逆變器進行控制，從而提高直流側電壓的利用率，減少諧波。基于SVPWM的控制原理，建立系統模型，結果表明輸出電流與電網電壓保持同相位，從而證明了該控制算法的可行性。 在提出新的控制策略的基礎上，對2kW的三相并網逆變器進行硬件設計，包括主電路DC-DC和DC-AC，驅動電路以及電壓電流檢測電路，過零檢測電路等，為類似結構的光伏并網逆變器提供了設計參考。
上傳時間： 2013-07-16
上傳用戶：rishian
本文提出了一種基于FPGA的硬件防火墻的實現方案，采用了FPGA來實現千兆線速的防火墻。傳統的基于X86等通用CPU的防火墻無法支撐快速增長的網絡速度，無法實現線速過濾和轉發。本文在采用FPGA可編程器件+通用CPU模式下，快速處理網絡數據。網絡數據在建立連接跟蹤后，直接由FPGA實現的快速處理板直接轉發，實現了網絡數據的線速處理，通用CPU在操作系統支持下，完成網絡數據的連接跟蹤的創建、維護，對網絡規則表的維護等工作。FPGA硬件板和CPU各司所長，實現快速轉發的目的。 本文設計了基于FPGA的硬件板的硬件規格，提出了硬件連接跟蹤表的存儲模式，以及規則表的存儲模式和定義等； 防火墻系統軟件采用NetBSD操作系統，完成了硬件板的NetBSD的驅動；在軟件系統完成了新建連接的建立、下發、老化等工作；在連接跟蹤上完成了規則的建立、刪除、修改等工作。 本文完成了防火墻的實現。實現了基于連接跟蹤的包過濾、地址轉換（NAT），設計了連接跟蹤的關鍵數據結構，包過濾的關鍵數據結構等，重用了NetBSD操作系統的路由。本文針對地址轉換應用程序的穿透問題，新增了部分實現。 在DoS攻擊是一種比較常見的攻擊網絡手段，本文采用了軟硬件結合的方法，不僅在軟件部分做了完善，也在硬件部分采取了相應的措施，測試數據表明，對常見的Syn洪水攻擊效果明顯。 在實踐過程中，我們發現了NetBSD操作系統內核的軟件缺陷，做了修正，使之更完善。 經過測試分析，本方案不僅明顯的優于X86方案，和基于NP方案、基于ASIC方案比較，具有靈活、可配置、易升級的優點。
上傳時間： 2013-06-21
上傳用戶：zxh1986123
本文對基于FPGA的對象存儲控制器原型的硬件設計進行了研究。主要內容如下： ⑴研究了對象存儲控制器的硬件設計，使其高效完成對象級接口的智能化管理和復雜存儲協議的解析，對對象存儲系統整體性能提升有重要意義。基于SoPC(片上可編程系統)技術，在FPGA(現場可編程門陣列)上實現的對象存儲控制器，具有功能配置靈活，調試方便，成本較低等優點。 ⑵采用Cyclone II器件實現的對象存儲控制器的網絡接口，包含處理器模塊、內存模塊、Flash模塊等核心組成部分，提供千兆以太網的網絡接口和PCI(周邊元件擴展接口)總線的主機接口，還具備電源模塊、時鐘模塊等以保證系統正常運行。在設計實現PCB(印制電路板)時，從疊層設計、布局、布線、阻抗匹配等多方面解決高達100MHz的全局時鐘帶來的信號完整性問題，并基于IBIS模型進行了信號完整性分析及仿真。針對各功能模塊提出了相應的調試策略，并完成了部分模塊的調試工作。 ⑶提出了基于Virtex-4的對象存儲控制器系統設計方案，Virtex-4內嵌PowerPC高性能處理器，可更好地完成對象存儲設備相關的控制和管理工作。實現了豐富的接口設計，包括千兆以太網、光纖通道、SATA(串行高級技術附件)等網絡存儲接口以及較PCI性能更優異的PCI-X(并連的PCI總線)主機接口；提供多種FPGA配置方式。使用Cadence公司的Capture CIS工具完成了該系統硬件的原理圖繪制，通過了設計規則檢查，生成了網表用作下一步設計工作的交付文件。
上傳時間： 2013-04-24
上傳用戶：lijinchuan
隨著Internet的不斷發展，人們希望日常生活中所用到的嵌入式設備都能夠很方便地實現Intemet接入，這對嵌入式系統設計提出了新的挑戰，要求低成本、多功能、高性能。這些是目前嵌入式系統設計的熱點。 可編程邏輯器件FPGA在過去的幾十年中取得了飛速發展，從最初的幾千門到現在的幾百萬門，可靠性與集成度不斷提高，而功耗和成本卻在不斷降低，具有很高的性價比。再加上開發周期短、對開發人員的要求相對較低的優點，因此被大量應用于嵌入式系統設計中。 本文是基于FPGA高性價比、可靈活配置的特點，也是當前流行的“微控制器+FPGA”的嵌入式系統設計方式，所以我們提出了基于FPGA的實現方案。本文通過在FPGA中硬件實現嵌入式TCP/IP協議(包括UDP、IP、ARP、TCP等網絡協議)以及以太網MAC協議，并提供標準MII接口，通過外接PHY實現網絡連接。最終成功地通過了驗證。 基于FPGA的實現可以有效地降低成本，同時可以在其中集成其他功能模塊，提高整個系統的集成度，減小PCB版圖面積和布線復雜度，有利于提高系統可靠性。因此，本研究課題對嵌入式系統設計有很大的實用價值。
上傳時間： 2013-04-24
上傳用戶：xlcky
隨著經濟的發展，生活水平的逐步提高，購置房屋和車輛的人越來越多，但安全問題也給人們帶來巨大的經濟損失。與此同時，相應的安全防盜系統也應運而生。目前市場上，低端的方案是利用單片機和通訊單元相結合構成系統。這種系統雖然價格便宜，實現起來也相對簡單，但是功能不夠完善，不能實現正真的影、音、像圖文全方位監控。而高端的方案則使用專用集成電路，雖然功能強大，但是價格昂貴，并且對于新的接口標準存在兼容性問題，而且也不易升級。 基于FPGA的安全監控系統，是FPGA和通訊單元相結合的產物。其核心FPGA可多次配置，靈活性強，在性能和價格中找到一個很好的平衡。其易于維護和升級，以滿足市場上不斷推陳出的新的接口標準。 整個系統將是對視頻圖像處理、圖像加密技術、傳感器、PIC總線通訊等諸多技術的整合。而本文將側重于論述該系統中視頻圖像處理、控制接口和視頻傳送部分的內容。全文分為五個章節，第一章簡要介紹了視頻信號處理的原理和結構，對一些專業術語進行介紹，并展示了通用的視頻處理過程。第二章針對監控系統的案例，對視頻信號處理模塊的解決方案進行論述，將實際的視頻信號處理劃分為轉換、計算和傳送三個子模塊，并且分別進行功能介紹。第三章著重介紹視頻轉換和視頻計算兩大模塊，對相應的接口配置和模塊主要代碼實現作了深入分析。第四章將論述視頻處理中的重要課題：數字圖像的壓縮技術，并對相應的重要模塊和關鍵步驟作實際建模分析。第五章將探討視頻傳送的相關技術，介紹傳統的Camera-Link標準和最新的千兆以太網傳送標準，對可行性應用進行了比較。
上傳時間： 2013-07-17
上傳用戶：xymbian
本人撰寫的2010屆畢業設計論文，主要涉及以太網五口千兆交換機的設計與制作
標簽： 畢業論文
上傳時間： 2013-06-25
上傳用戶：LSPSL
當前，在系統級互連設計中高速串行I/O技術迅速取代傳統的并行I/O技術正成為業界趨勢。人們已經意識到串行I/O“潮流”是不可避免的，因為在高于1Gbps的速度下，并行I/O方案已經達到了物理極限，不能再提供可靠和經濟的信號同步方法。基于串行I/O的設計帶來許多傳統并行方法所無法提供的優點，包括：更少的器件引腳、更低的電路板空間要求、減少印刷電路板（PCB）層數、PCB布局布線更容易、接頭更小、EMI更少，而且抵抗噪聲的能力也更好。高速串行I/O技術正被越來越廣泛地應用于各種系統設計中，包括PC、消費電子、海量存儲、服務器、通信網絡、工業計算和控制、測試設備等。迄今業界已經發展出了多種串行系統接口標準，如PCI Express、串行RapidIO、InfiniBand、千兆以太網、10G以太網XAUI、串行ATA等等。 Aurora協議是為私有上層協議或標準上層協議提供透明接口的串行互連協議，它允許任何數據分組通過Aurora協議封裝并在芯片間、電路板間甚至機箱間傳輸。Aurora鏈路層協議在物理層采用千兆位串行技術，每物理通道的傳輸波特率可從622Mbps擴展到3.125Gbps。Aurora還可將1至16個物理通道綁定在一起形成一個虛擬鏈路。16個通道綁定而成的虛擬鏈路可提供50Gbps的傳輸波特率和最大40Gbps的全雙工數據傳輸速率。Aurora可優化支持范圍廣泛的應用，如太位級路由器和交換機、遠程接入交換機、HDTV廣播系統、分布式服務器和存儲子系統等需要極高數據傳輸速率的應用。 傳統的標準背板如VME總線和CompactPCI總線都是采用并行總線方式。然而對帶寬需求的不斷增加使新興的高速串行總線背板正在逐漸取代傳統的并行總線背板。現在，高速串行背板速率普遍從622Mbps到3.125Gbps，甚至超過10Gbps。AdvancedTCA（先進電信計算架構）正是在這種背景下作為新一代的標準背板平臺被提出并得到快速的發展。它由PCI工業計算機制造商協會（PICMG）開發，其主要目的是定義一種開放的通信和計算架構，使它們能被方便而迅速地集成，滿足高性能系統業務的要求。ATCA作為標準串行總線結構，支持高速互聯、不同背板拓撲、高信號密度、標準機械與電氣特性、足夠步線長度等特性，滿足當前和未來高系統帶寬的要求。 采用FPGA設計高速串行接口將為設計帶來巨大的靈活性和可擴展能力。Xilinx Virtex-IIPro系列FPGA芯片內置了最多24個RocketIO收發器，提供從622Mbps到3.125Gbps的數據速率并支持所有新興的高速串行I/O接口標準。結合其強大的邏輯處理能力、豐富的IP核心支持和內置PowerPC處理器，為企業從并行連接向串行連接的過渡提供了一個理想的連接平臺。 本文論述了采用Xilinx Virtex-IIPro FPGA設計傳輸速率為2.5Gbps的高速串行背板接口，該背板接口完全符合PICMG3.0規范。本文對串行高速通道技術的發展背景、現狀及應用進行了簡要的介紹和分析，詳細分析了所涉及到的主要技術包括線路編解碼、控制字符、逗點檢測、擾碼、時鐘校正、通道綁定、預加重等。同時對AdvancedTCA規范以及Aurora鏈路層協議進行了分析， 并在此基礎上給出了FPGA的設計方法。最后介紹了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT設計工具，可在標準ATCA機框內完成單通道速率為2.5Gbps的全網格互聯。
上傳時間： 2013-05-29
上傳用戶：frank1234
隨著國際互聯網絡的迅猛發展，網絡應用的不斷豐富，Intenret已經從最初以學術交流為目的而演變為商業行為，網絡安全性需求日益增加，高速網絡安全保密成為關注的焦點，在安全得到保障的情況下，為了滿足網速無限制的追求，高速網絡硬件加密設備也必將成為需求熱點。另一方面，IPSec協議被廣泛的應用于防火墻和安全網關中，但對IPSec協議的處理會大大增加網關的負載，成為千兆網實現的瓶頸。本文便是針對上述現狀，研究基于高性能FPGA實現千兆IPSec協議的設計技術。 目前，國外IPSec協議實現已經芯片化，達到幾千兆的速率，但是國內產品多以軟件實現，速度難以提高。本文采用的基于FPGA的IPSec技術方案，采用硬件實現隧道模式下的IPSec協議，為IP分組及其上層協議數據提供機密性、數據完整性驗證以及數據源驗證等安全服務。在以VPN為實施方案的基礎上，構建了以KDIPSec為設備原型以IPSec協議為出發點的千兆網絡系統環境模型，從硬件體系結構到各個模塊的劃分以及各個模塊實現的功能這幾個方面描述了KDIPSec實現技術，最后描述了一些關鍵模塊的FPGA設計和和仿真。所有處理模塊均在Xilinx公司的FPGA芯片中實現，處理速率超過1Gb/s。
上傳時間： 2013-07-03
上傳用戶：wfl_yy
