4位乘法器,4位除法器 8位數(shù)據(jù)鎖存器,8位相等比較器,帶同步復(fù)位的狀態(tài) 機(jī),元件例化與層次設(shè)計(jì),最高優(yōu)先級(jí)編碼器
標(biāo)簽： 乘法器 8位 除法器 數(shù)據(jù)
上傳時(shí)間： 2014-12-07
上傳用戶：pompey
用VHDL設(shè)計(jì)一個(gè)4位二進(jìn)制并行半加器，要求將被加數(shù)、加數(shù)和加法運(yùn)算和用動(dòng)態(tài)掃描的方式共陰數(shù)碼管一同時(shí)顯示出
標(biāo)簽： VHDL 二進(jìn)制 并行 半加器
上傳時(shí)間： 2014-11-24
上傳用戶：haohaoxuexi
(可存5個(gè)頻率數(shù)據(jù). 利用記數(shù)器1記數(shù),定時(shí)器0定時(shí).)
標(biāo)簽： 記數(shù) 頻率 數(shù)據(jù) 定時(shí)器
上傳時(shí)間： 2014-01-13
上傳用戶：天涯
匯編語(yǔ)言---程式設(shè)計(jì),暫存器安排,程式規(guī)格,變數(shù)法,對(duì)稱法,虛擬法
標(biāo)簽： 匯編語(yǔ)言 暫存器 對(duì)稱 程式設(shè)計(jì)
上傳時(shí)間： 2014-01-19
上傳用戶：wang0123456789
本文介紹了兩種分頻系數(shù)為整數(shù)或半整數(shù)的可控分頻器的設(shè)計(jì)方法。其中之一可以實(shí)現(xiàn)50％的奇數(shù)分頻。利用VHDL語(yǔ)言編程，并用QUARTERS||4.0進(jìn)行仿真，用 FPGA 芯片實(shí)現(xiàn)。 關(guān)鍵詞：半整數(shù)，可控分頻器，VHDL, FPGA
標(biāo)簽： VHDL 分頻 整數(shù) 系數(shù)
上傳時(shí)間： 2015-11-27
上傳用戶：tyler
本文提出一個(gè)根值4 蝴蝶元素使用(m, n) - 櫃臺(tái)減少硬體複雜, 延遲時(shí)間, 和電力消費(fèi)被介入在使用常規(guī)加法器。並且一臺(tái)修改過的換向器為FFT 算法被描述與用管道運(yùn)輸?shù)膶?shí)施一起為連續(xù)輸入資料減少資料記憶要求。
標(biāo)簽： FFT 元素 修改 加法器
上傳時(shí)間： 2015-12-04
上傳用戶：541657925
自己寫的鎖存器程序，用VHDL語(yǔ)言實(shí)現(xiàn)，望大家指教
標(biāo)簽： 鎖存器 程序
上傳時(shí)間： 2013-12-31
上傳用戶：wyc199288
本文件包是在MAX+plus II 軟件環(huán)境下實(shí)現(xiàn)半加器的邏輯功能
標(biāo)簽： plus MAX II 軟件環(huán)境
上傳時(shí)間： 2014-01-15
上傳用戶：磊子226
需要工具： 1. Python 2.3 以上 2. BOA Constructor Python設(shè)定檔介面程式設(shè)計(jì) 這段程式碼主要是把資料儲(chǔ)存到config.txt這個(gè)檔案中，我們將資料以 \n[_config_]\n 來作區(qū)隔，以便將來將資料讀出來時(shí)可以知道所存放的資料到底是屬於哪一各部分的資料。
標(biāo)簽： Python Constructor config 2.3
上傳時(shí)間： 2014-01-17
上傳用戶：zhenyushaw
為什么編寫本函數(shù)庫(kù)？ 目前好多電力方面的抄表器由于其RAM內(nèi)存及FLASH閃存的空間都比較小，沒有辦法象java那樣調(diào)用各種基于各種大型數(shù)據(jù)庫(kù)的外界jar包進(jìn)行數(shù)據(jù)采集工作。為此，dbf這種簡(jiǎn)單的結(jié)構(gòu)型數(shù)據(jù)庫(kù)成為手選。另外，因?yàn)槌砥饕蟮臄?shù)據(jù)格式也比較簡(jiǎn)單，選用這種結(jié)構(gòu)型的最貼合實(shí)際。
標(biāo)簽： FLASH RAM 編寫 函數(shù)庫(kù)
上傳時(shí)間： 2014-02-11
上傳用戶：電子世界
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
