半導體的產品很多，應用的場合非常廣泛，圖一是常見的幾種半導體元件外型。半導體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導體元件真正的的核心，是包覆在膠體或陶瓷內一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內部的晶片，圖三是以顯微鏡將內部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當引發過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發光二極體，其內部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負極的腳上，經由銲線連接正極的腳。當LED通過正向電流時，晶片會發光而使LED發亮，如圖六所示。 半導體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產品，稱為IC封裝製程，又可細分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節中將簡介這兩段的製造程序。
上傳時間： 2013-11-04
上傳用戶：372825274
一、PAC的概念及軟邏輯技術二、開放型PAC系統三、應用案例及分析四、協議支持及系統架構五、軟件編程技巧&組態軟件的整合六、現場演示&上機操作。PAC是由ARC咨詢集團的高級研究員Craig Resnick提出的，定義如下:具有多重領域的功能，支持在單一平臺里包含邏輯、運動、驅動和過程控制等至少兩種以上的功能單一開發平臺上整合多規程的軟件功能如HMI及軟邏輯, 使用通用標簽和單一的數據庫來訪問所有的參數和功能。軟件工具所設計出的處理流程能跨越多臺機器和過程控制處理單元, 實現包含運動控制及過程控制的處理程序。開放式, 模塊化構架, 能涵蓋工業應用中從工廠的機器設備到過程控制的操作單元的需求。采用公認的網絡接口標準及語言，允許不同供應商之設備能在網絡上交換資料。
上傳時間： 2014-01-14
上傳用戶：JGR2013
工業以太網是用于SIMATIC NET開放通訊系統地過程控制級和單元級的網絡。物理上，工業以太網是一個基于屏蔽的、同軸雙絞線的電氣網絡和光纖光學導線的光網絡。工業以太網是由國際標準IEEE 802.3定義的。
上傳時間： 2013-10-10
上傳用戶：璇珠官人
新型GDDN-500C數字電能質量在線監測裝置具有按國標要求采集電能質量各項參數、在線長時間工作的可靠性高、現場操作方便實用、可與中心站通訊等功能；同時，還可長時間記錄、存儲數據且讀取數據方便。該裝置采用與國外最新產品同等的DSP數字信號處理器和高速多路AD同采技術，在數據處理與顯示存儲上采用雙DSP結構設計，功能強、便于操作與軟件升級。
上傳時間： 2013-10-13
上傳用戶：fredguo
特點 精確度0.1%滿刻度±1位數 可直接量測交直流電壓(AC/DC 20~265V)無需另接電源 精密濾波整流,均方根值校正 尺寸小(24x48x50mm),穩定性 分離式端子,配線容易 CE認證
上傳時間： 2013-11-05
上傳用戶：gaome
介紹了超聲波測距系統原理，針對超聲波測距系統中常用的40 kHz超聲波信號，提出了超聲波接收電路設計原則，采用了集成運放OP27構成的同相放大器、儀表放大器、CX20106A紅外接收芯片3種方案來檢測超聲波信號，設計了3種方法對應的接收電路，分析了各自的特點。
上傳時間： 2013-10-15
上傳用戶：時代將軍
這里所指的網絡是指一個盒子，不管大小如何，中間裝的什么，我們并不一定知道，它只要是對外接有一個同軸連接器，我們就稱其為單端口網絡，它上面若裝有兩個同軸連接器則稱為兩端口網絡。
上傳時間： 2013-10-18
上傳用戶：liansi
基于通用集成運算放大器，利用MASON公式設計了一個多功能二階通用濾波器，能同時或分別實現低通、高通和帶通濾波，也能設計成一個正交振蕩器。電路的極點頻率和品質因數能夠獨立、精確地調節。電路使用4個集成運放、2個電容和11個電阻，所有集成運放的反相端虛地。利用計算機仿真電路的通用濾波功能、極點頻率和品質因數的獨立控制和正交正弦振蕩，從而證明該濾波器正確有效。 Abstract: A new multifunctional second-order filter based on OPs was presented by MASON formula. Functions， such as high-pass， band-pass， low-pass filtering， can be realized respectively and simultaneously， and can become a quadrature oscillator by modifying resistance ratio. Its pole angular frequency and quality factor can be tuned accurately and independently. The circuit presented contains four OPs， two capacitors， and eleven resistances， and inverting input of all OPs is virtual ground. Its general filtering， the independent control of pole frequency and quality factor and quadrature sinusoidal oscillation were simulated by computer， and the result shows that the presented circuit is valid and effective.
上傳時間： 2013-10-09
上傳用戶：13788529953
在Multisim 10軟件環境下，設計一種由運算放大器構成的精確可控矩形波信號發生器，結合系統電路原理圖重點闡述了各參數指標的實現與測試方法。通過改變RC電路的電容充、放電路徑和時間常數實現了占空比和頻率的調節，通過多路開關投入不同數值的電容實現了頻段的調節，通過電壓取樣和同相放大電路實現了輸出電壓幅值的調節并提高了電路的帶負載能力，可作為頻率和幅值可調的方波信號發生器。Multisim 10仿真分析及應用電路測試結果表明，電路性能指標達到了設計要求。 Abstract: Based on Multisim 10， this paper designed a kind of rectangular-wave signal generator which could be controlled exactly composed of operational amplifier， the key point was how to implement and test the parameter indicators based on the circuit diagram. The duty and the frequency were adjusted by changing the time constant and the way of charging and discharging of the capacitor， the width of frequency was adjusted by using different capacitors provided with multiple switch， the amplitude of output voltage was adjusted by sampling voltage and using in-phase amplifier circuit，the ability of driving loads was raised， the circuit can be used as squarewave signal generator whose frequency and amplitude can be adjusted. The final simulation results of Multisim 10 and the tests of applicable circuit show that the performance indicators of the circuit meets the design requirements.
上傳時間： 2014-01-21
上傳用戶：shen007yue
IP核生成文件：（Xilinx/Altera 同） IP核生成器生成 ip 后有兩個文件對我們比較有用，假設生成了一個 asyn_fifo 的核，則asyn_fifo.veo 給出了例化該核方式（或者在 Edit－》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式）。asyn_fifo.v 是該核的行為模型，主要調用了 xilinx 行為模型庫的模塊，仿真時該文件也要加入工程。（在 ISE中點中該核，在對應的 processes 窗口中運行“ View Verilog Functional Model ”即可查看該 .v 文件）。如下圖所示。
上傳時間： 2013-11-02
上傳用戶：誰偷了我的麥兜
