音頻管理組件(Audio Management Unit，AMU)是先進客艙娛樂與服務系統(Advanced Cabin Entertainment Service System，ACESS)的組成部分，應用于飛機上音頻資源的管理與控制。飛機運營對航空機載電子系統準確性、復雜性和安全性的高要求，使得其維修維護工作極大地依賴于自動測試設備(Automatic Testing Equipment，ATE)。本課題來源于實際工程項目， FPGA技術具備多種優點，將其與民航測試設備結合研制一個用于檢測AMU故障的自動測試系統，該系統將對AMU自動完成部件維修手冊(Comvonent Maintenance Manual，CMM)所規定的全部功能、性能方面的綜合測試。 本文首先概述音頻管理組件、自動測試系統及其在民航領域的應用，并闡述了課題的背景、研究目標和相關技術要求；文章對可編程邏輯器件CPLD/FPGA的結構原理、硬件描述語言VHDL的特點以及MAXL+plusⅡ軟件的設計流程進行了說明，重點闡述了基于FPGA的DDS信號發生器以及數據采集卡的設計實現、并著重闡述了ARINC429總線的傳輸規范，和基于FPGA的ARINC429總線接口的設計與實現。在ARINC429接口設計中采用自頂向下，多層次系統設計的方法，用VHDL語言進行描述。在發送器中利用了FPGA內部的分布式RAM創建異步FIFO，節約了FPGA的內部資源和提高了數據傳輸速度；在接收器中采用了提高抗干擾性的優化設計。測試結果表明基于FPGA的設計實現ARINC429總線數據通信的要求，使用方便，可靠性好，能夠克服HS-3282芯片中的數據格式固定，使用不夠靈活方便，價格昂貴的缺點。
上傳時間： 2013-08-06
上傳用戶：gzming
本文以Turbo碼譯碼器的FPGA實現為目標，對Turbo碼的迭代譯碼算法及用硬件語言實現其譯碼算法進行了深入研究。 本文首先在理論上對Turbo碼的編譯碼原理進行了深入的研究，并用C語言對其MAP譯碼算法進行了驗證仿真，接著就Turbo碼MAP算法的衍生算法即LOG_MAP和MAX_LOG_MAP算法用C程序做了仿真和測試。隨后本文就一些對MAP譯碼性能起著重要影響的參數也用C程序做了仿真對比。 最后，考慮到硬件實現的簡化，MAX-Log-MAP算法成為了本文的硬件實現方案。本文采用了模塊化設計，在對各個模塊進行設計的基礎上提出了一些改進的方案，對Turbo碼編碼器設計中的同步問題進行了改進，對分塊并行Turbo碼譯碼算法的硬件實現進行了研究。在設計中綜合運用了“自頂向下”和“自下而上”的設計方去，通過功能模塊分割，合理設置系統參數，并通過模塊之間的參數傳遞，使Turbo碼編譯碼器具有較好的靈活性。
上傳時間： 2013-04-24
上傳用戶：wengtianzhu
本文首先在介紹多用戶檢測技術的原理以及系統模型的基礎上，對比分析了幾種多用戶檢測算法的性能，給出了算法選擇的依據。為了同時克服多址干擾和多徑干擾，給出了融合多用戶檢測與分集合并技術的接收機結構。 接著，針對WCDMA反向鏈路信道結構，介紹了擴頻使用的OVSF碼和擾碼，分析了擾碼的延時自相關特性和互相關特性，指出了存在多址干擾和多徑干擾的根源。在此基礎上，給出了解相關檢測器的數學公式推導和結構框圖，并仿真研究了用戶數、擴頻比、信道估計精度等參數對系統性能的影響。 常規的干擾抵消是基于chip級上的抵消，需要對用戶信號重構，因此具有較高的復雜度。在解相關檢測器的基礎上，衍生出符號級上的干擾抵消。通過仿真，給出了算法中涉及的干擾抑制控制權值、干擾抵消級數等參數的最佳取值，并進行了算法性能比較。仿真結果驗證了該算法的有效性。 最后，介紹了WCDMA系統移動臺解復用技術的硬件實現，在FPGA平臺上分別實現了與基站和安捷倫8960儀表的互聯互通。
上傳時間： 2013-07-29
上傳用戶：jiangxin1234
近年來,隨著微電子技術的高速發展,數字圖像壓縮編碼技術的逐漸成熟,實時圖象處理在多媒體、HDTV、圖像通信等領域有著越來越廣泛的應用,圖像壓縮/解壓的IC芯片也已成為多媒體技術的核心,實現這些算法芯片的研究成為信息產業的新熱點.該文基于FPGA設計了JPEG圖像壓縮編解碼芯片,通過改進算法優化結構,在合理地利用硬件資源的條件下,有效地挖掘出算法內在的并行性.在JPEG編碼器設計中,改進了JEONG的DCT變換算法,采用流水線優化算法解決時間并行性問題,提高了DCT/IDCT模塊的運算速度;設計了基于查找表結構的定點乘法器,便于在設計中共享乘法單元,以適應流水線設計的要求;依據Huffman編碼表的規律性,采用并行查找表結構,用較少的存儲單元完成Huffman編解碼的運算,同時也提高了編解碼速度.在JPEG解碼器設計中,根據Huffman碼字本身的特點和JPEG標準,設計了一種Huffman碼字分組結構,基于該結構提出分組Huffman查找表及地址編碼的設計方法,進而完成了新的快速Huffman解碼算法及其模塊設計.整個設計及其各個模塊都在ALTERA公司的EDA工具QUARTUSII平臺上進行了邏輯綜合及功能和時序仿真.綜合和仿真結果表明,基于FPGA的JPEG圖像編解碼芯片消耗很少的FPGA硬件資源,達到了較高的工作頻率,在速度和資源利用率方面均達到了較優的狀態,可滿足實時JPEG圖像編解碼的要求.在邏輯設計的基礎上,該設計可以進一步作硬件仿真和實驗,將源代碼燒錄進FPGA芯片,作為獨立器件或有自主知識產權的JPEG IP模塊,應用于可視電話、手機和會議電視等低成本JPEG編解碼系統的實現.
上傳時間： 2013-05-31
上傳用戶：yuying4000
MPEG-4是目前非常流行的視頻壓縮標準,基于MPEG-4的視頻處理系統有兩種體系結構:可編程結構和專用結構.可編程結構靈活,適用范圍廣,易于升級,但電路復雜,電路功耗大.專用視頻編解碼器結構硬件開銷小,處理速度高.該文主要研究專用的MPEG-4視頻編解碼芯片設計方法.目前市場上MPEG-4視頻編解碼芯片主要是Simple Profile級別的,而我們設計的芯片要實現Advanced Simple Profile級別.該文采用了一種基于大規模FPGA的軟硬件相結的芯片設計方案,我們設計了基于FPGA的MPEG-4芯片設計開發平臺,完成算法的硬件仿真與測試.論文圍繞基于FPGA的MPEG-4芯片開發系統設計,分為兩個部分.第一部分介紹了目前國內外實現MPEG-4視頻處理系統的主要方法和應用,概述了國際上MPEG-4視頻編解碼芯片設計的一般方法及其發展趨勢,詳細描述了我們的基于FPGA的MPEG-4編解碼芯片開發系統的結構.第二部分重點講述了基于FPGA的MPEG-4芯片開發系統各個電路模塊的設計,包括電源模塊、FPGA配置模塊、時鐘生成模塊、視頻輸入/輸出模塊、RS232串口模塊、以太網接口模塊、USB接口模塊等.同時也介紹了I
上傳時間： 2013-06-15
上傳用戶：it男一枚
該文進行的設計作為數控系統大課題中的一個子課題,主要研究利用PCI總線來實現對外圍IO的操作,硬件上包括設計一塊PCI接口卡并測試通過,軟件上實現了PCI接口卡在Linux下的驅動和用軟PLC來實現對外圍IO的操作.該文在比較幾種微機總線的基礎上,為了實現數控系統高速、高精度、低功耗的要求,采用PCI總線進行設計.隨著可編程邏輯器件的發展,為在一片PLD芯片內實現復雜的邏輯控制提供了條件.該文在綜合比較開發PCI卡的幾種方法的基礎上,選擇了使用FPGA來實現PCI接口卡設計.用VHDL語言對FPGA編程,采用模塊化的設計方法進行設計,用狀態機來控制PCI邏輯的時序.設計首先在EDA軟件上仿真通過后,制作成PCI板卡并在現場調試通過.為方便所設計的PCI卡在數控系統及其它系統中應用,該文設計了PCI卡在Linux下的設備驅動程序,主要包括設備的注冊與注銷、與Linux內核的接口、相關的入口函數、驅動程序的編碼、編譯、加載與卸載等,并編寫了相應的測試代碼,在Linux環境下調試通過.為了解決數控系統中PLC的應用問題,該文還設計了PCI卡在軟PLC中的應用.采用的軟PLC軟件是Linux下的MatPLC軟件.在詳細討論MatPLC工作原理的基礎上,設計了一個輸入模塊、一個輸出模塊和一個MatPLC配置文件.輸入模塊通過驅動程序從PCI卡中讀取數據,傳送到MatPLC內核的全局變量中,輸出模塊從內核全局變量讀取數據并進行邏輯運算,再輸出到PCI卡.將他們編譯通過,并進行測試,最終實現軟PLC對外圍IO端口的讀寫.該論文受到廣東省科技攻關項目[2002A1040402]、廣東省科技攻關項目[2003C101002]、廣州市重大科技攻關計劃[2002Z1-D0051]的資助.
上傳時間： 2013-07-18
上傳用戶：szchen2006
隨著電信數據傳輸對速率和帶寬的要求變得越來越迫切,原有建成的網絡是基于話音傳輸業務的網絡,已不能適應當前的需求.而建設新的寬帶網絡需要相當大的投資且建設工期長,無法滿足特定客戶對高速數據傳輸的近期需求.反向復用技術是把一個單一的高速數據流在發送端拆散并放在兩個或者多個低速數據鏈路上進行傳輸,在接收端再還原為高速數據流.該文提出一種基于FPGA的多路E1反向復用傳輸芯片的設計方案,使用四個E1構成高速數據的透明傳輸通道,支持E1線路間最大相對延遲64ms,通過鏈路容量調整機制,可以動態添加或刪除某條E1鏈路,實現靈活、高效的利用現有網絡實現視頻、數據等高速數據的傳輸,能夠節省帶寬資源,降低成本,滿足客戶的需求.系統分為發送和接收兩部分.發送電路實現四路E1的成幀操作,數據拆分采用線路循環與幀間插相結合的方法,A路插滿一幀(30時隙)后,轉入B路E1間插數據,依此類推,循環間插所有的數據.接收電路進行HDB3解碼,幀同步定位(子幀同步和復幀同步),線路延遲判斷,FIFO和SDRAM實現多路數據的對齊,最后按照約定的高速數據流的幀格式輸出數據.整個數字電路采用Verilog硬件描述語言設計,通過前仿真和后仿真的驗證.以30萬門的FPGA器件作為硬件實現,經過綜合和布線,特別是寫約束和增量布線手動調整電路的布局,降低關鍵路徑延時,最終滿足設計要求.
上傳時間： 2013-07-16
上傳用戶：asdkin
傳統PLC使用時會出現一些問題，如程序死循環、程序跑飛、需要龐大的編譯系統作支持和不能實現精確位置控制等等；而發展到OPENPLC后，這些問題依然存在。為了更好地解決這些問題，本文提出一種全新的可編程控制器現場集成技術，用FPGA來實現PLC的功能，拋棄傳統PLC“程序”的概念，以“硬件線路”來實現控制功能，不論在經濟上還是在性能上都具有更大的優勢。 本課題在對國內外可編程控制器，重點是HardPLC的開發和應用的進展進行概述和分析的基礎上，系統開展了HardPLC組成模塊原理及其仿真模擬的研究。本研究的主要貢獻為： 1.對比分析了CPLD和FPGA的性能特點，闡明了Xilinx公司FPGA芯片結構的兩個創新概念，指出了其優越性能的結構基礎； 2.系統分析了用HardPLC實現控制系統時的一些通用模塊，對每個模塊的工作原理進行了深入的探討，用VHDL語言建立了每個模塊的模型，在此基礎上進行了仿真、綜合，為進一步研究可編程控制器的現場集成奠定了基礎； 3.在仿真綜合的基礎上，用所建立的模型完成了特定邏輯控制系統的控制要求，充分展示了其實際應用的可行性； 4.在分析Xilinx公司SPARTANII系列FPGA芯片配置模式的基礎上，確定了應用于實際的基于CPLD控制的FPGA芯片SlaveParallel配置模式。 本課題研究建立的模型對于開發具有我國自主知識產權的HardPLC組成IP庫具有一定的理論意義；對特定系統的控制實現，充分展示了基于FPGA的可編程控制器現場集成技術可以廣泛應用于工控領域，加大推廣力度和建立更多的IP庫，在許多應用場合可以取代傳統的PLC控制系統，為工控領域提供高可靠、低價格、簡單易操作的解決方案，這將帶來巨大的社會經濟效益；所確定的FPGA芯片配置模式可廣泛應用于對FPGA芯片配置數據的加載，在實踐生產中具有重要的實用價值。
上傳時間： 2013-05-30
上傳用戶：dtvboyy
本文主要介紹了如何運用可編程邏輯器件(FPGA)實現電機的變頻調速控制系統。 目前，電機控制芯片主要有兩種選擇。一種是專用集成芯片(ASIC)，一種是單片機(MCU)或數字信號處理器(DSP)。而FPGA的數字資源豐富、工作頻率高、可在系統編程等特點使得開發靈活、開發周期相對短，可以取代前二種通用的方式。本文利用80C196KC和FPGA控制感應電機，簡化了硬件和軟件設計，并充分利用了FPGA的快速性，利用FPGA，除本身可以用來控制電機以外：可以制成通用的“IP核”應用到MCU(或DSP)，或是作為片內外設，這樣就節約了片內資源；另外，它還是ASIC設計的驗證的必經階段，這是本文選題和工作的意義。本文設計的FPGA調速控制系統以及2個IP核，下載到芯片，通過驗證。 本文第一章緒論介紹了可編程邏輯器件的發展、應用，以及EDA的發展歷程，還介紹了ASIC等。針對FPGA的快速發展，論述了它在變頻調速技術應用中的優勢。 第二章介紹了交流電動機變頻調速技術及其相關技術的發展和應用情況。著重介紹了電壓空間矢量調制方式，以及矢量控制技術、技術發展。 第三章詳細介紹了SVPWM調速系統整個系統的FPGA設計，給出了設計思路、具體方案、邏輯時序分析；最后給出了軟件仿真結果和實驗波形對照。文中還給出了SVPWM調速系統運用的FPGA設計結果，驅動電機，得到實驗波形。論證了FPGA在調速系統應用中的可行性和意義。 第四章介紹了作者針對課題相關的一些內容所設計出的IP核，給出的實驗結果等。 論文最后，對本課題所做的工作進行了簡單的總結。
上傳時間： 2013-04-24
上傳用戶：zhaiyanzhong
DFT(離散傅立葉變換)作為將信號從時域轉換到頻域的基本運算,在各種數字信號處理中起著核心作用
上傳時間： 2013-08-04
上傳用戶：wangdean1101
