外国电影一区二区,高清国产一区,毛片在线导航

可插拔

基于DSP和FPGA的運動控制卡的研究與開發(fā)

隨著微電子技術(shù)和電力電子技術(shù)的飛速發(fā)展，運動控制系統(tǒng)正朝著通用化、智能化、微型化的方向發(fā)展。目前，以數(shù)字信號處理器（DSP）和現(xiàn)場可編程門陣列（FPGA）為核心的運動控制卡已成為運動控制器的發(fā)展主流。它可方便地以插卡形式嵌入PC機，將PC機強大的信息處理能力和開放式特點與運動控制卡的運動控制能力相結(jié)合，具有信息處理能力強、開放程度高、運動控制方便、通用性好的特點。因此，本文通過對運動控制技術(shù)的深入研究，開發(fā)了一款以DSP和FPGA為主控單元、基于PCI總線的運動控制卡。首先，設(shè)計了運動控制卡硬件電路，對控制卡的DSP和FPGA外圍電路、PCI總線接口電路、模擬量輸出電路、編碼器信號采集電路、通用I/O接口電路等實現(xiàn)方法進行了詳細(xì)討論。為提高控制卡的硬件集成度和可靠性，通過對FPGA的編程設(shè)計，在FPGA中實現(xiàn)了PCI總線目標(biāo)設(shè)備接口控制器、雙端口RAM、DDA精插補電路、DAC接口電路、編碼器信號處理電路和數(shù)字I/O信號處理電路。基于改進的數(shù)字PID控制器和前饋控制，設(shè)計開發(fā)了運動控制卡的位置閉環(huán)伺服控制器，并整定了控制器參數(shù)，獲得良好的伺服控制特性。最后，采用WinDriver開發(fā)了控制卡的驅(qū)動程序，并詳細(xì)介紹了驅(qū)動程序的開發(fā)流程。

標(biāo)簽： FPGA DSP 運動控制卡

上傳時間： 2013-08-01

上傳用戶：00.00
現(xiàn)場可編程邏輯門陣列（FPGA）技術(shù)的應(yīng)用研究

現(xiàn)場可編程邏輯門陣列(FPGA)具有開發(fā)周期短、成本小、風(fēng)險低和現(xiàn)場可靈活配置等優(yōu)點,可以在更短的時間實現(xiàn)更復(fù)雜的功能,使得基于FPGA的開發(fā)平臺的研究成為工業(yè)界和學(xué)術(shù)界日益關(guān)注的問題.基于FPGA的高集成度、高可靠性,可將整個設(shè)計系統(tǒng)下載于同一芯片中,實現(xiàn)片上系統(tǒng),從而大大縮小其體積,因此以FPGA為代表的可編程邏輯器件應(yīng)用日益廣泛.在國外,FPGA技術(shù)發(fā)展與應(yīng)用已達到相當(dāng)高的程度;而在國內(nèi),FPGA技術(shù)發(fā)展仍處在起步階段,與國外相比還存在較大的差距.本文提出了一種FPGA通用接口開發(fā)平臺的設(shè)計思路,研制了一種FPGA快速實驗開發(fā)裝置,對研制過程中遇到的軟、硬件問題加以歸納總結(jié),提高了系統(tǒng)運行效率.分別研究了基于FPGA器件Altera公司的FLEX6000的字符型LCD、PC機ISA總線,基于FLEX10K的圖像點陣型LCD、PC機PCI總線接口中.最后通過一個通用實驗裝置系統(tǒng)的設(shè)計和實現(xiàn),綜合上述應(yīng)用,介紹了FPGA實驗系統(tǒng)的軟件開發(fā)環(huán)境,實現(xiàn)了基于FGPA的交通信號燈邏輯控制和電子鐘,研究了FPGA技術(shù)在通用接口控制器設(shè)計中的應(yīng)用.

標(biāo)簽： FPGA 現(xiàn)場可編程應(yīng)用研究邏輯門

上傳時間： 2013-04-24

上傳用戶：龍飛艇
基于ARM的無線視頻監(jiān)控手持終端的研究與設(shè)計

隨著科學(xué)技術(shù)的進步和人民群眾生活水平的提高，視頻監(jiān)控系統(tǒng)在工業(yè)生產(chǎn)、國家安防、日常生活中得到了廣泛的應(yīng)用。實時的遠(yuǎn)程視頻監(jiān)控，能夠及時、直觀地為人們提供動態(tài)現(xiàn)場信息。遠(yuǎn)程視頻監(jiān)控已經(jīng)逐步成為現(xiàn)代社會管理的重要手段之一。與傳統(tǒng)的視頻監(jiān)控系統(tǒng)相比，嵌入式遠(yuǎn)程無線監(jiān)控系統(tǒng)具有體積小、攜帶方便、可以進行遠(yuǎn)距離監(jiān)控等優(yōu)點，從而有著良好的應(yīng)用前景。本文在總結(jié)分析即有的研究成果的基礎(chǔ)上，將先進的嵌入式技術(shù)、視頻技術(shù)、無線網(wǎng)絡(luò)技術(shù)有效的結(jié)合在一起，力圖設(shè)計出一款便攜式、低功耗、高電池使用壽命、硬件與軟件資源管理高效合理、人機交互性能良好的手持式無線視頻監(jiān)控終端。通過對Windows CE．NET嵌入式操作系統(tǒng)下進行USB相關(guān)設(shè)備驅(qū)動程序開發(fā)的研究與分析，在本手持終端中實現(xiàn)了USB host端功能，以滿足對USB設(shè)備的即插即用操作。本手持終端將會極大程度上方便監(jiān)控保安人員，使得他們不必隨時守候在傳統(tǒng)的基于PC的視頻監(jiān)控機旁，實現(xiàn)企業(yè)樓宇及智能小區(qū)中電子巡更的任務(wù)。本文首先對無線視頻監(jiān)控系統(tǒng)的發(fā)展現(xiàn)狀進行分析與研究，主要包括：無線視頻監(jiān)控系統(tǒng)的定義、特點、分類、應(yīng)用以及發(fā)展趨勢；之后介紹ARM處理器并對無線網(wǎng)絡(luò)的發(fā)展?fàn)顩r進行研究分析，重點對無線網(wǎng)絡(luò)中無線局域網(wǎng)技術(shù)進行闡述；然后筆者利用一款基于ARM920T核的微處理器S3C2410來構(gòu)建Windows CE.NET操作系統(tǒng)下的無線視頻監(jiān)控手持終端，在此詳細(xì)闡述了該手持終端硬件、軟件平臺的研究與設(shè)計；最后為了使該終端支持不同類型的非標(biāo)準(zhǔn)USB存儲設(shè)備以及從、USB接口可擴展性方面的考慮，通過對Windows CE．NET下的USB系統(tǒng)結(jié)構(gòu)和設(shè)備驅(qū)動程序開發(fā)包的分析，研究了在Windows CE.NET嵌入式操作系統(tǒng)下進行USB相關(guān)設(shè)備驅(qū)動程序開發(fā)的過程。

標(biāo)簽： ARM 無線視頻監(jiān)控手持終端

上傳時間： 2013-06-26

上傳用戶：tinawang
基于ARM和CPLD的可擴展嵌入式系統(tǒng)設(shè)計

進入20世紀(jì)90年代后，隨著全球信息化、智能化、網(wǎng)絡(luò)化的發(fā)展，嵌入式系統(tǒng)技術(shù)獲得了前所未有的發(fā)展空間。嵌入式系統(tǒng)的最大特點之_是其所具有的目的性或針對性，即每一套嵌入式系統(tǒng)的開發(fā)設(shè)計都有其特殊的應(yīng)用場合與特定功能，這也是嵌入式系統(tǒng)與通剛的計算機系統(tǒng)最主要的區(qū)別。由于嵌入式系統(tǒng)是為特定的目的而設(shè)計的，且常常受到體積、成本、功能、處理能力等各種條件的限制。因此，如果可以最大限度地提高應(yīng)用系統(tǒng)硬件上和軟件上的靈活性，就可以用最低的成本，最少的時間，快速的完成功能的轉(zhuǎn)換。本課題的目的在于提出并設(shè)計一種基于ARM(Advanced RISC Machines)和CPLD(Complex Programmable Logic Device)的可擴展功能嵌入式系統(tǒng)平臺，并完成了系統(tǒng)的硬件設(shè)計和PCI(Peripheral Component Interconnect)橋的固件設(shè)計。設(shè)計過程中采用美國ALTIUM公司的ALTIUM DESIGNER 6.0 EDA軟件開發(fā)了系統(tǒng)的硬件部分。在整個硬件開發(fā)環(huán)節(jié)中，充分采用高速PCB(Printed Circuit Board)的設(shè)計原則，并進行全面的電路仿真試驗，保證了硬件系統(tǒng)的高度可靠性。本系統(tǒng)承襲了ARM7系列處理器高性能、低功耗、低成本的優(yōu)點，并充分考慮到用戶的需要，擴展了多種常用的外部設(shè)備接口以及藍牙無線接口等，為將米各種可能的應(yīng)用提供了完善的硬件基礎(chǔ)。概括總結(jié)起來本文具體工作如下： 1．完全自主設(shè)計了具有高擴展性的基于LPC2292嵌入式處理器的嵌入式系統(tǒng)應(yīng)用開發(fā)平臺。基于該硬件平臺，可以實現(xiàn)許多基于ARM架構(gòu)處理器的嵌入式應(yīng)剛而無需對硬什系統(tǒng)作出大的改變，如多協(xié)議轉(zhuǎn)換器、CAN(Control Area Network)總線網(wǎng)關(guān)、以太網(wǎng)關(guān)、各種工業(yè)控制應(yīng)用等。并在具體的設(shè)計實踐中，總結(jié)出了嵌入式系統(tǒng)硬件平臺的設(shè)計原則及設(shè)計方法。 2．完成了基于CPLD的PCI橋接芯片的同什設(shè)計，在ARM硬件平臺上成功擴展了PCI設(shè)備，成功解決了ARM處理器和PCI從設(shè)備之間通訊的問題。 3．完成了對所開發(fā)的嵌入式系統(tǒng)硬件平臺的測試工作，完成了基于AT89C51的PCI測試卡軟硬件設(shè)計。基于此測試卡，可以實現(xiàn)對系統(tǒng)中的PCI通訊功能進行有效測試，以保證整個硬件系統(tǒng)正常、高效、穩(wěn)定地運行。本系統(tǒng)的設(shè)計完成，使其可以作為嵌入式應(yīng)用的二次開發(fā)或?qū)嶒炂脚_，用于工業(yè)產(chǎn)品開發(fā)及高校相關(guān)專業(yè)的實踐教學(xué)。

標(biāo)簽： CPLD ARM 擴展嵌入式系統(tǒng)設(shè)計

上傳時間： 2013-05-22

上傳用戶：sztfjm
基于DSP和FPGA的四軸運動控制卡

本文首先從數(shù)控系統(tǒng)的組成與特點進行詳細(xì)分析，然后對運動控制卡在整個系統(tǒng)中承擔(dān)功能進行了分析。根據(jù)數(shù)字型號處理器件的快速運算能力和現(xiàn)場可編程門陣列器件的靈活、通用性提出了基于DSP器件和FPGA器件進行總體設(shè)計的規(guī)劃。本文重點詳細(xì)闡述了四軸運動控制卡硬件電路的設(shè)計。通過對現(xiàn)有部分PC總線的介紹與比較，設(shè)計選擇了PCI總線作為上位PC與運動控制卡的通信總線，并且選擇PCI9052芯片來設(shè)計PCI接口模塊；基于DSP器件的特點，設(shè)計選擇了TMS320LF2407芯片為核心，進行運算控制單元的設(shè)計，同時對其主要內(nèi)部資源進行了分配。最后，根據(jù)硬件的原理圖，完成了具體電路板的制作。對軟件設(shè)計，文章主要對插補算法在DSP上的實現(xiàn)作了一些探討。介紹了兩種加速模式：梯形加速模式和s曲線加速模式。就逐點比較法直線和圓弧插補算法以及數(shù)字積分插補原理也進行了分析。最終，提出總體程序流程控制、速度控制算法、插補算法等的程序設(shè)計框架，并進行了具體程序設(shè)計。

標(biāo)簽： FPGA DSP 四軸運動控制卡

上傳時間： 2013-05-31

上傳用戶：kennyplds
機器人運動控制卡的研究

本論文對DSP和FPGA在交流伺服電機控制系統(tǒng)中的應(yīng)用進行了詳細(xì)的設(shè)計，并完成了系統(tǒng)的規(guī)劃。論文完成的設(shè)計任務(wù)主要有：1、根據(jù)系統(tǒng)要求，詳細(xì)分析了運動控制系統(tǒng)，給出了運動控制系統(tǒng)的總體設(shè)計，提出了一套對已有外圍設(shè)備適用的設(shè)計方案。2、根據(jù)實際情況，提出了簡單易于實現(xiàn)、實時性好的軌跡插補算法，并給出了插補算法的軟件設(shè)計，并在DSP中得以實現(xiàn)。3、使用匯編語言進行軟件設(shè)計，完成了運動控制卡中由DSP完成的運動控制任務(wù)，即在插補計算的同時完成加減速控制和三軸聯(lián)動的協(xié)調(diào)控制，以及其后的脈沖分配數(shù)的計算。4、根據(jù)系統(tǒng)運動要求，使用FPGA芯片設(shè)計了可連續(xù)發(fā)送均勻分布脈沖的脈沖分配器，實現(xiàn)對交流伺服系統(tǒng)發(fā)送運動控制指令。并給出了VHDL在FPGA中的軟件實現(xiàn)。

標(biāo)簽： 機器人運動控制卡

上傳時間： 2013-04-24

上傳用戶：kijnh
WCDMA數(shù)字直放站數(shù)字上下變頻

隨著3G網(wǎng)絡(luò)建設(shè)的展開，移動用戶數(shù)量逐漸增加，用戶和運營商對網(wǎng)絡(luò)的質(zhì)量和覆蓋要求也越來越高。而在實際工作中，基站成本在網(wǎng)絡(luò)投資中占有很大比例，并且基站選址是建網(wǎng)的主要難題之一。同基站相比，直放站以其性價比高、建設(shè)周期短等優(yōu)點在我國移動網(wǎng)絡(luò)上有著大量的應(yīng)用。目前，直放站已成為提高運營商網(wǎng)絡(luò)質(zhì)量、解決網(wǎng)絡(luò)盲區(qū)或弱區(qū)問題、增強網(wǎng)絡(luò)覆蓋的主要手段之一。但由于傳統(tǒng)的模擬直放站受周邊環(huán)境因素影響較大、抗干擾能力較差、傳輸距離受限、功放效率低，同時設(shè)備間沒有統(tǒng)一的協(xié)議規(guī)范，無法滿足系統(tǒng)廠商與直放站廠商的兼容，所以移動通信市場迫切需要通過數(shù)字化來解決這些問題。本文正是以設(shè)計新型數(shù)字化直放站為目標(biāo)，以實現(xiàn)數(shù)字中頻系統(tǒng)為研究重心，圍繞數(shù)字中頻的相關(guān)技術(shù)而展開研究。文章介紹了數(shù)字直放站的研究背景和國內(nèi)外的研究現(xiàn)狀，闡述了數(shù)字直放站系統(tǒng)的設(shè)計思想及總體實現(xiàn)框圖，并對數(shù)字直放站數(shù)字中頻部分進行了詳細(xì)的模塊劃分。針對其中的數(shù)字上下變頻模塊設(shè)計所涉及到的相關(guān)技術(shù)作詳細(xì)介紹，涉及到的理論主要有信號采樣理論、整數(shù)倍內(nèi)插和抽取理論等，在理論基礎(chǔ)上闡述了一些具體模塊的高效實現(xiàn)方案，最終利用FPGA實現(xiàn)了數(shù)字變頻模塊的設(shè)計。在數(shù)字直放站系統(tǒng)中，降低峰均比是提高功放工作效率的關(guān)鍵技術(shù)之一。本文首先概述了降低峰均比的三類算法，然后針對目前常用的幾種算法進行了仿真分析，最后在綜合考慮降低峰均比效果與實現(xiàn)復(fù)雜度的基礎(chǔ)上，提出了改進的二次限幅算法。通過仿真驗證算法的有效性后，針對其中的噪聲整形濾波器提出了“先分解，再合成”的架構(gòu)實現(xiàn)方式，并指出其中間級窄帶濾波器采用內(nèi)插級聯(lián)的方式實現(xiàn)，最后整個算法在FPGA上實現(xiàn)。在軟件無線電思想的指導(dǎo)下，本文利用系統(tǒng)級的設(shè)計方法完成了WCDMA數(shù)字直放站中頻系統(tǒng)設(shè)計。遵照3GPP等相關(guān)標(biāo)準(zhǔn)，完成了系統(tǒng)的仿真測試和實物測試。最后得出結(jié)論：該系統(tǒng)實現(xiàn)了WCDMA數(shù)字直放站數(shù)字中頻的基本功能，并可保證在現(xiàn)有硬件不變的基礎(chǔ)上實現(xiàn)不同載波間平滑過渡、不同制式間輕松升級。

標(biāo)簽： WCDMA 數(shù)字下變頻直放站

上傳時間： 2013-04-24

上傳用戶：趙安qw
動態(tài)可重構(gòu)FPGA的布局布線算法研究

可編程邏輯芯片特別是現(xiàn)場可編程門陣列(Field-Programmable Gate Array，F(xiàn)PGA)芯片的快速發(fā)展，使得新的芯片能夠根據(jù)具體應(yīng)用動態(tài)地調(diào)整結(jié)構(gòu)以獲得更好的性能，這類芯片稱為動態(tài)可重構(gòu)FPGA芯片(Dynamically ReconfigurableFPGA，DRFPGA)。然而，使用這類芯片構(gòu)建的可重構(gòu)系統(tǒng)在實際應(yīng)用前還有許多問題需要解決。一個基本的問題就是動態(tài)可重構(gòu)FPGA芯片中的可重構(gòu)功能單元(Reconfigurable Functional Unit，RFU)的模塊布局問題和模塊間的布線問題。本文從基本的FPGA芯片結(jié)構(gòu)和CAD算法談起，介紹了可重構(gòu)計算的概念，建立了可重構(gòu)計算系統(tǒng)模型和動態(tài)可重構(gòu)FPGA芯片模型，在此模型上提出一個基于劃分和時延驅(qū)動的在線布局算法，和一個基于Pathfinder協(xié)商擁塞算法的布線算法，來解決動態(tài)可重構(gòu)FPGA芯片的布局和布線問題。由硬件描述語言(Hardware Description Language，HDL)描述的電路首先被劃分成有限數(shù)目的層，然后將這些電路層布局到芯片的每一層，同時確保關(guān)鍵路徑的時延最小。實驗結(jié)果表明，布局算法與傳統(tǒng)的布局算法(或者文獻[37]中的算法)相比，在時延上平均減少27％，在線長上平均減少34％(或者11％)，在運行時間上平均減少42％(或者97％)。布線算法與傳統(tǒng)的布線算法相比，能夠?qū)⒕€長降低26％，將水平通道寬度降低27％，顯示出較高的性能。

標(biāo)簽： FPGA 動態(tài)可重構(gòu) 布局布線算法研究

上傳時間： 2013-05-24

上傳用戶：Neoemily
基于FPGA的數(shù)字上變頻方法研究

本論文介紹了毫米波通信系統(tǒng)中常用的上變頻方案和調(diào)制方式，比較了它們的性能和特點，最終在發(fā)射系統(tǒng)中選擇了DQPSK調(diào)制方式。提出了一種利用數(shù)字上變頻技術(shù)進行基帶信號的數(shù)字域上變頻調(diào)制的方法。系統(tǒng)設(shè)計采用了現(xiàn)場可編程邏輯器件FPGA和通用正交上變頻器AD9857相結(jié)合的方案。本設(shè)計硬件平臺以AD公司的AD9857為核心，在數(shù)字域完成了基帶數(shù)字信號內(nèi)插濾波、正交調(diào)制、D/A變換等功能；選用ALTERA公司的Cyclone系列EPlC6Q240C8完成了基帶數(shù)字信號的處理，并實現(xiàn)了對AD9857的控制。軟件部分，應(yīng)用Quartus Ⅱ和硬件描述語言VHDL在FPGA中完成了基帶數(shù)字信號處理模塊(串并轉(zhuǎn)換模塊、差分編碼模塊)和與AD9857的通信模塊(串口通信模塊、并口通信模塊)的設(shè)計，并進行了仿真，仿真結(jié)果達到了設(shè)計要求。整個系統(tǒng)實現(xiàn)了在70MHz中頻載波上的DQPSK調(diào)制。系統(tǒng)具有結(jié)構(gòu)簡單，控制靈活，頻率分辨率高，頻率變化速率高等優(yōu)點。

標(biāo)簽： FPGA 數(shù)字方法研究

上傳時間： 2013-07-18

上傳用戶：qoovoop
基于DSPFPGA的H264AVC實時編碼器

H.264/AVC是ITU-T和ISO聯(lián)合推出的新標(biāo)準(zhǔn)，采用了近幾年視頻編碼方面的先進技術(shù)，以較高編碼效率和網(wǎng)絡(luò)友好性成為新一代國際視頻編碼標(biāo)準(zhǔn)。本文以實現(xiàn)D1格式的H.264/AVC實時編碼器為目標(biāo)，作者負(fù)責(zé)系統(tǒng)架構(gòu)設(shè)計，軟硬件劃分以及部分模塊的硬件算法設(shè)計與實現(xiàn)。通過對H.264/AVC編碼器中主要模塊的算法復(fù)雜度的評估，算法特點的分析，同時考慮到編碼器系統(tǒng)的可伸縮性，可擴展性，本文采用了DSP+FPGA的系統(tǒng)架構(gòu)。DSP充當(dāng)核心處理器，而FPGA作為協(xié)處理器，針對編碼器中最復(fù)雜耗時的模塊一運動估計模塊，設(shè)計相應(yīng)的硬件加速引擎，以提供編碼器所需要的實時性能。 H.264/AVC仍基于以前視頻編碼標(biāo)準(zhǔn)的運動補償混合編碼方案，其中一個主要的不同在于幀間預(yù)測采用了可變塊尺寸的運動估計，同時運動向量精度提高到1/4像素。更小和更多形狀的塊分割模式的采用，以及更加精確的亞像素位置的預(yù)測，可以改善運動補償精度，提高圖像質(zhì)量和編碼效率，但同時也大大增加了編碼器的復(fù)雜度，因此需要設(shè)計專門的硬件加速引擎。本文給出了1/4像素精度的運動估計基于FPGA的硬件算法設(shè)計與實現(xiàn)，包括整像素搜索，像素插值，亞像素(1/2，1/4)搜索以及多模式選擇(支持全部七種塊分割模式)。設(shè)計中，將多處理器技術(shù)和流水線技術(shù)相結(jié)合，提供高性能的并行計算能力，同時，采用合理的存儲器組織結(jié)構(gòu)以提供高數(shù)據(jù)吞吐量，滿足運算的帶寬要求，并使編碼器具有較好的可伸縮性。最后，在Modelsim環(huán)境下建立測試平臺，完成了對整個設(shè)計的RTL級的仿真驗證，并針對Altera公司的FPGA芯片stratixⅡ系列的EP2S60-4器件進行優(yōu)化，從而使工作頻率最終達到134MHz，分析數(shù)據(jù)表明該模塊能夠滿足編碼器的實時性要求。

標(biāo)簽： DSPFPGA H264 264 AVC

上傳時間： 2013-07-24

上傳用戶：sn2080395